Преобразование - виртуальный адрес
Cтраница 2
 |
Структура слова памяти. [16] |
Функциональные регистры используются аппаратным диспетчером памяти для преобразования виртуальных адресов в физические. [17]
Программная или аппаратная структура данных, используемая для преобразования виртуальных адресов в физические. [18]
Режим работы процессора, при котором отключены средства преобразования виртуальных адресов в физические. [19]
Второй пункт - это вывод из того факта, что преобразование виртуальных адресов в физические должно быть выполнено для каждого обращения к ячейке памяти. Типичная команда процессора включает в себя слово-команду и часто также операнд памяти. В результате необходимо сделать 1 2 или иногда больше обращений к таблице страниц за команду. Если выполнение команды занимает, скажем, 4 не, то поиск в таблице страниц должен быть сделан меньше, чем за 1 не, чтобы преобразование виртуальных адресов не стало главным узким местом системы. [20]
Наконец, чип управления памятью ( MMU chip) выполняет преобразование 16-разрядного виртуального адреса задачи в 22 - или 18-разрядный физический. [21]
В некоторых моделях ряда 2 для экономии обращений к оперативной памяти при преобразовании виртуальных адресов разработан специальный буфер на быстрых регистрах, в котором оказываются строки таблицы страниц, наиболее часто используемые в процессе счета. Обращение к оперативной памяти происходит только в том случае, когда нужной информации не оказалось в таком буфере. [22]
Диспетчер памяти дает возможность увеличить емкость адресуемой памяти до 4 Мбайт, осуществить преобразование виртуальных адресов в физические и защиту памяти в системах с разделением вре-г. Расширение емкости адресуемой памяти осуществляется преобразованием 16-разрядного виртуального адреса в 18 - или 22-разрядный физический адрес. Диспетчер памяти преобразует виртуальные адреса в физические суммированием виртуального значения со значением соответствующего РАС и производит проверку прав доступа в страницу. Функционально регистры РАС и РОС разделены на две группы. [23]
 |
Структурная схема МП К1801ВМЗ. [24] |
Блок диспетчера памяти дает возможность увеличивать емкость адресуемой памяти до 4М байт, осуществлять преобразование виртуальных адресов в физические и защиту памяти в системах с разделением времени. [25]
Блок управления памятью осуществляет взаимодействие каналов и блока центрального управления с оперативной памятью, преобразование виртуального адреса в физический, буферирование наиболее часто используемых для обращения участков оперативной памяти, буферирование информации для каналов, коррекцию одиночной ошибки принятой из памяти информации. Блок управления содержит оперативную буферную память, память ключей защиты, блок буфера каналов, а также адаптер памяти. [26]
УУ ( адреса возврата данных, считываемых из ОП в различные функциональные узлы УУ), отсутствует блок выполнения служебных команд / управления ветвями, переходов и др.), а блок ( таблица) преобразования виртуальных адресов в физические включен в обобщенный переход VII. Проектировщику предоставляется возможность по результатам имитационного моделирования принимать окончательное решение об объединении или о разделении реализуемых функций на одном или на нескольких функциональных блоках. Например, несколько функций УУ могут реализоваться последовательно на одном и том же микропроцессоре, если суммарное время их выполнения не превосходит пределов, установленных путем имитационного моделирования, исходя из заданной минимальной пропускной способности УУ. [27]
Диспетчер памяти дает возможность увеличить емкость адресуемой памяти до 4 Мбайт, осуществить преобразование виртуальных адресов в физические и защиту памяти в системах с разделением вре-г. Расширение емкости адресуемой памяти осуществляется преобразованием 16-разрядного виртуального адреса в 18 - или 22-разрядный физический адрес. Диспетчер памяти преобразует виртуальные адреса в физические суммированием виртуального значения со значением соответствующего РАС и производит проверку прав доступа в страницу. Функционально регистры РАС и РОС разделены на две группы. [28]
Методом закрепления могут моделироваться периферийные устройства любых типов при условии их наличия в конфигурации реальной ЭВМ. Основная работа МВМ по моделированию периферийного устройства методом закрепления заключается в преобразовании виртуального адреса в реальный и в отображении всех сигналов, поступающих от этого устройства, непосредственно ВМ. [29]
Блок управления потоком команд БУПК синхронизирует работу всех блоков в конвейерном режиме. При этом параллельно выполняются следующие операции: инкремент счетчика команд для формирования адреса ( i - f - 3) - й команды; преобразование виртуального адреса для выбора ( г 2) - й команды; загрузка физического адреса в буфер БСМ для чтения ( 1) - й команды; прием г - й команды на вход ЕМУ. [30]
Страницы: 1 2 3 4