Cтраница 1
Преобразование логических адресов в физические является операцией, которую сопроцессору МС68851 приходится выполнять особенно часто; поэтому архитектура УУСП оптимизирована с точки зрения выполнения этой операции, и ее выполнение требует минимального вмешательства процессора. Логический адрес, обрабатываемый МС68851, состоит из 32-разрядного входного логического адреса и 4-разрядного функционального кода. TLM представляет собой очень высокоскоростную полностью ассоциативную кэш-память, с 64 записями, в которой находятся дескрипторы страниц, использовавшихся в последнее время. Если нужного дескриптора в TLM не оказывается, прекращается выполнение шинного цикла логического главного устройства шины и МС68851 выполняет шинный цикл, в ходе которого осуществляется поиск в преобразовательной таблице, находящейся в физической памяти. Преобразовательная таблица - это размещенная в основной памяти иерархическая структура, на нижнем уровне которой находятся дескрипторы страниц, управляющие преобразованием логических адресов в физические. Имеющиеся в составе МС68851 64-разрядные регистры указателей первичных корней ( см. рис. 1) указывают на заголовки этих преобразовательных таблиц. [1]
Преобразование логических адресов ввода-вывода в абсолютные выполняется с помощью таблицы каналов и таблиц устройств, ссылки на которые расположены в дескрипторе. Сначала с помощью логического адреса канала ( старшая часть логического адреса ввода-вывода), используемого как индекс, из таблицы каналов извлекается строка, содержащая абсолютный адрес канала, биты достоверности строки таблицы каналов и абсолютный адрес соответствующей данному каналу таблицы устройств. Затем с помощью логического адреса внешнего устройства ( младшая часть логического адреса ввода-вывода), используемого как индекс, из таблицы устройств извлекается строка, содержащая абсолютный адрес подканала и биты достоверности строки таблицы устройств. [2]
Микросхема осуществляет преобразование 16-разрядных логических адресов в 18 - либо 22-разрядные физические адреса. Это обеспечивает расширение объема адресуемой памяти с 64 до 256К байт либо до 4М байт соответственно. [3]
Микросхема осуществляет преобразование 16-разрядных логических адресов в 18 - либо 22-разрядные физические адреса. [4]
Таким образом, процедура преобразования логического адреса в физический состоит в следующем. По индексу сегмента выбирается из таблицы сегментов соответствующая строка. По адресу, содержащемуся в этой строке, и индексу страницы логического адреса выбирается строка из таблицы страниц, из которой в свою очередь выбираются старшие разряды физического адреса. Наконец, к ним приформировывается в качестве младших разрядов индекс байта, взятый без изменения из логического адреса. [5]
Система распределения объема должна обеспечивать преобразование логических адресов в физические. Эта функция относится к уровню обслуживания запросов. При динамическом распределении объема в специализированных системах может быть использован механизм получения физического адреса ( и соответствующий ему способ организации служебнойГинформации), при котором нет необходимости в обращении к служебным массивам при обработке каждого слова в пределах страницы, но переход к другой странице требует выполнения ( схемно или программно) определенных действий, связанных с получением базисного адреса этой страницы. Данный вариант может быть рекомендован для организации памяти СРВ в процессе приема, хранения и выдачи массивов, а также выполнения специальных видов обработки. [6]
Основными системными функциями МС68851 являются преобразование логических адресов в физические, отслеживание и реализация функций механизма защиты / привилегий и обслуживание команд контрольных прерываний. Кроме того, МС68851 обеспечивает поддержку функционирования сопроцессорного интерфейса семейства MC68000 с целью упрощения обмена информацией между процессором и сопроцессором. [7]
Адрес страницы определяет старшие 12 или 13 разрядов, которые заменяют НСГ и НСТР при преобразовании логического адреса в физический. Бит I определяет возможность доступа ( 1 0) к соответствующей странице. Если 1 1, то это может означать, что нужной логической страницы в оперативной памяти нет и операционная система должна позаботиться о ее подкачке. [8]
Протокол ( protocol) используется в сетях TCP / IP и AppleTalk. При использовании протокола ARP сетевая плата содержит таблицу, которая служит для преобразования логических адресов узлов сети в аппаратные адреса. [9]
В завершение рассмотрения различных способов адресации отметим, что исполнительные адреса ЕА, получаемые описанными выше способами, являются в действительности 16-разрядными смещениями в сегменте. Как было показано на рис. 1.3, 20-разрядный физический адрес получается путем сложения смещения в сегменте с предварительно сдвинутым на четыре разряда влево базовым адресом сегмента. Поскольку имеется четыре сегментных регистра CS, DS, SS и ES, для выполнения каждого преобразования логического адреса в физический должен быть выбран определенный регистр, содержащий базовый адрес соответствующего сегмента. Это осуществляют аппаратные средства микропроцессора, которые автоматически выбирают сегментный регистр согласно цели каждого обращения к памяти, как показано в табл. 1.2. В таблице указан также источник логического адреса, определяющий смещение в сегменте. [10]
Шинными пересылками управляют логические схемы внешнего интерфейса. Внешний интерфейс Z-BUS представляет собой мультиплексируемую 32-разрядную шину адресов / данных. В кэше сохраняются 256 байт команд и 256 байт данных, считываемых с шин команд и данных. Ассоциативный буфер осуществляет преобразование логических адресов, вычисленных адресным арифметическим устройством, в физические адреса кэш-памяти. Адресное вычислительное устройство выполняет все действия, связанные с вычислением адресов; оно считывает содержимое регистров базы и индекса из регистрового файла, значения смещений и прямых адресов с шины команд. В состав регистрового файла входят регистры общего назначения и специализированные регистры, предназначенные для временного хранения значений в ходе выполнения команд. Арифметико-логическое устройство вычисляет результаты выполнения команд. Из регистрового файла одновременно могут быть считаны два операнда или в него может быть записан один операнд. Один из трактов регистрового файла мультиплексирован с трактом шины памяти. Устройство декодирования и управления выполнением команд включает две программируемые логические матрицы для раздельного микропрограммного управления арифметико-логическими устройствами. Его назначением является декодирование команд я управление работой других функциональных узлов. [11]
Так, микросхема Z-MMU фирмы Zilog [85], предназначенная для управления сегментированной памятью, осуществляет защиту содержимого сегментов. Имеется тенденция к выполнению всех средств управления памятью ( организации виртуальной и ассоциативной памяти, памяти с обнаружением и коррекцией ошибок и пр. Для микропроцессора третьего поколения MC68000 фирмы Motorola разработано устройство управления памятью МС68451 [138], которое осуществляет аппаратное преобразование логических адресов памяти в физические, динамическое выделение памяти в процессе выполнения Программы, динамическое перемещение программ, защиту сегментов программы по записи, чтению, доступу для выполнения. Функции защиты сегментов программы необходимы для мультипрограммных и мультизадачных систем. [12]
Преобразование логических адресов в физические является операцией, которую сопроцессору МС68851 приходится выполнять особенно часто; поэтому архитектура УУСП оптимизирована с точки зрения выполнения этой операции, и ее выполнение требует минимального вмешательства процессора. Логический адрес, обрабатываемый МС68851, состоит из 32-разрядного входного логического адреса и 4-разрядного функционального кода. TLM представляет собой очень высокоскоростную полностью ассоциативную кэш-память, с 64 записями, в которой находятся дескрипторы страниц, использовавшихся в последнее время. Если нужного дескриптора в TLM не оказывается, прекращается выполнение шинного цикла логического главного устройства шины и МС68851 выполняет шинный цикл, в ходе которого осуществляется поиск в преобразовательной таблице, находящейся в физической памяти. Преобразовательная таблица - это размещенная в основной памяти иерархическая структура, на нижнем уровне которой находятся дескрипторы страниц, управляющие преобразованием логических адресов в физические. Имеющиеся в составе МС68851 64-разрядные регистры указателей первичных корней ( см. рис. 1) указывают на заголовки этих преобразовательных таблиц. [13]