Приоритет - запросы
Cтраница 3
Основными узлами блока приоритетного прерывания являются триггеры запроса прерывания с шифратором приоритета, схема приоритета и триггера текущего состояния. При независимом поступлении сигналов прерываний БИС автоматически определяет приоритет запросов согласно запрограммированной заранее дисциплине арбитража. [31]
Таким образом, чем больше глубина прерывания, тем лучше могут быть учтены приоритеты запросов при обслуживании прерываний. [32]
 |
Мультиплексный канал с селекторными подканалами. [33] |
Для выполнения указанных функций главный канал включает в свой состав регистры для хранения данных и управляющей информации, сумматор для изменения адресов и счета данных, регистры связи с мультиплексной памятью, узел управления, логические и другие схемы. По своей схеме главный канал аналогичен управляющей части мультиплексного канала однородной структуры, но дополнительно включает схему приоритетов запросов. [34]
 |
Условное графическое обозначение КР580ВН59.| Структурная схема К. Р580ВН59. [35] |
Сигналы, прошедшие через схему маскирования, анализируются по уровню приоритета. Запросы с более высоким приоритером, занесенные в РОЗПР по мере их обслуживания, запрещают прохождение через МЗПР равных или низших по уровню приоритета запросов. [36]
 |
Общая структура блока управления памятью. [37] |
В указанном порядке этим блокам присвоены приоритеты; блок контроля и диагностики имеет высший приоритет, а блок выборки команд, представляющий в ЦУУ первый уровень обработки кодов инструкций процессора, - низший приоритет. Запросы на обслуживание оперативной памятью этих блоков обрабатываются в схеме анализа запросов процессора, включающей в свой состав регистры, группы логических элементов и узел приоритетов запросов. Схема анализа всегда выделяет старший по приоритету запрос процессора. [38]
 |
Структура системы прерывания ( режим основного управления. [39] |
Работа системы прерывания управляется общими синхросигналами процессора. Схема приоритетного выбора запроса класса прерывания ПКл, анализируя незамаскированные запросы, устанавливает 1 в соответствующий разряд регистра класса прерывания РгКл, в котором разряды 0 - 5 присвоены отдельным классам в порядке убывания приоритетов запросов прерывания. [40]
Место присоединения ВУ к кабелю не связано с его адресом. Приоритеты запросов на прерывание по вводу - выводу от каналов устанавливаются в соответствии с типами каналов и их адресами. Первый селекторный канал имеет самый высокий приоритет, затем второй селекторный и далее мультиплексный. [41]
Обмен данными осуществляется асинхронно по схеме за-датчик - исполнитель. Интерфейс мультишина может работать как с 8 -, так и с 16-разрядными микропроцессорами; имеются средства расширения адресного пространства интерфейса. Анализ приоритетов запросов прямого доступа к памяти и запросов прерывания для программно-управляемого ( процессорно-управляемого) обмена данными производится отдельными устройствами ( соответственно арбитром и блоком приоритетного прерывания), благодаря чему достигаются упрощение и ускорение процедур арбитража запросов прямого доступа. [42]
Кп запоминаются на регистре прерывания РгПр. Состояние РгЗщ изменяется по командам программ супервизора. Сигналы с регистров РгПр и РгЗщ поступают в схему обзора СхО, в которой выделяется запрос на прерывание, имеющий наиболее высокий приоритет. Приоритеты запросов, хранимых на РгПр, уменьшаются слева направо в порядке нумерации разрядов регистра. Сигнал на выходе элемента И1 принимает единичное значение в том случае, если соответствующий разряд РгПр хранит запрос Я - 1 и одноименный разряд РгЗщ находится в единичном состоянии zt 1, разрешая прерывание по i - й причине. Таким образом, в любой момент времени на выходе - СхО формируется только один сигнал запроса на прерывание, соответствующий наиболее приоритетному запросу. В схеме кодирования СхКод вырабатывается двоичный код К k k k соответствующий номеру выдвинутого запроса. [43]
Страницы: 1 2 3