Приоритет - устройство
Cтраница 2
Интерфейс ОШ используется процессором и всеми периферийными устройствами ( ПфУ) с разделением во времени в соответствии с системой приоритетов устройств. [16]
Расположение интерфейсных карт для подключения внешних устройств на коммутационной панели может быть произвольным и определяться самим пользователем в зависимости от приоритета устройств. [17]
При получении запросов на прерывание процессор выделяет среди них наиболее приоритетный, сравнивает его приоритет с приоритетом процессора, и если, как указывалось ранее, приоритет устройства строго выше приоритета процессора, то после завершения выполнения текущей машинной команды устройству разрешается выполнить операцию прерывания. Эта операция заключается в том, что устройство посылает по ОШ в процессор сигнал прерывание и адрес вектора прерывания W. Далее аппаратными средствами процессора сохраняются текущие PSW и PC и загружаются их новые значения, как это было описано ранее. [18]
Автомат содержит регистр занятости процессорных блоков РПБ, регистр занятости буферов ( регистров PI и Р2) процессорных блоков РБ, таблицу номеров процессорных блоков ТПБ, регистр-распределитель процессорных блоков РР, приоритетное устройство ПУ, анализирующее приоритеты устройств управления ( приоритеты задач и ветвей), таблицу приоритетов устройств управления, распределитель выборки устройств управления РВ. PI и Р2 нет данных); шина 2 признака занятости буферов ПБ ( по ней устанавливается 1 в г - м разряде регистра РБ, если пуст хотя бы один из регистров Р и Р2 в UEi); шина 3 для передачи приоритетов ветвей ( задач) из УУ в ПУ; шина 4 для передачи номера УУ, которому разрешен доступ к РП; шина 5 для передачи сигнала в УУ нет готовых к выполнению команд; шина б для передачи сигнала о наличии команд, готовых к выполнению ( из выбранного УУ последовательно передается столько единиц, сколько готовых к выполнению команд имеется в данном УУ); шина 7 для передачи номера, предоставляемого ПБ, из таблицы ТПБ в УУ. Для простоты на рис. 4.9 изображена магистральная структура связей между УУ и РП: магистраль S используется для передачи кодов команд и операндов в ПБ, а магистраль 9 - для передачи результатов вычислений в УУ. [19]
Автомат содержит регистр занятости процессорных блоков РПБ, регистр занятости буферов ( регистров PI и Р2) процессорных блоков РБ, таблицу номеров процессорных блоков ТПБ, регистр-распределитель процессорных блоков РР, приоритетное устройство ПУ, анализирующее приоритеты устройств управления ( приоритеты задач и ветвей), таблицу приоритетов устройств управления, распределитель выборки устройств управления РВ. PI и Р2 нет данных); шина 2 признака занятости буферов ПБ ( по ней устанавливается 1 в г - м разряде регистра РБ, если пуст хотя бы один из регистров Р и Р2 в UEi); шина 3 для передачи приоритетов ветвей ( задач) из УУ в ПУ; шина 4 для передачи номера УУ, которому разрешен доступ к РП; шина 5 для передачи сигнала в УУ нет готовых к выполнению команд; шина б для передачи сигнала о наличии команд, готовых к выполнению ( из выбранного УУ последовательно передается столько единиц, сколько готовых к выполнению команд имеется в данном УУ); шина 7 для передачи номера, предоставляемого ПБ, из таблицы ТПБ в УУ. Для простоты на рис. 4.9 изображена магистральная структура связей между УУ и РП: магистраль S используется для передачи кодов команд и операндов в ПБ, а магистраль 9 - для передачи результатов вычислений в УУ. [20]
Устанавливая маску, запрещающую прерывания ввода-вывода, программа получает возможность управлять приоритетом прерываний ввода-вывода выборочно от каналов. Приоритет устройств, подключенных к каналу, является фиксированным и не может контролироваться программой. Команда ПРОВЕРИТЬ ВВОД-ВЫВОД позволяет программе сбрасывать сигналы прерывании выборочно от ВУ. [21]
 |
Пример отображения адреса памяти ( из старших 4 Кслов в адрес ОШ. [22] |
В СМ-3 и СМ-4 предусмотрены уровни приоритета с номерами 4, 5, 6, 7 и уровень внепроцессорного обмена, на каждый из которых может быть подключено несколько разных устройств. Номер уровня определяет приоритет устройств по отношению друг к другу и к процессору. [23]
На входе самого приоритетного ПУ всегда присутствует Сигнал разрешения, который последовательно транслируется ко входам всех устройств, подключенных к интерфейсу. Порядок подключения определяет приоритет устройства. Обычно микропроцессор имеет самый низкий приоритет. [24]
Используются в тех случаях, когда требуется установить одинаковые приоритеты на обслуживание ВУ. При этом любое обслуженное ВУ получает низший приоритет, а приоритеты остальных устройств циклически сдвигаются относительно него. [25]
Это подчеркивает важность правильной установки приоритета CPU по отношению к приоритетам устройств. [26]
Иногда требуется смена уровня приоритета устройства в процессе работы. Одним из простых способов динамического изменения приоритета является циклическая смена уровней приоритетов устройств после каждого обращения к интерфейсу. [27]
 |
Функциональная схема блока прерывания программ для случая запросов прерывания четырех устройств. [28] |
ДШСб формируется сигнал сброса t - ro триггера в регистре запросов прерывания. Блок прерываний программ вновь производит выработку сигнала ЗпПр и определяет запрос следующего по приоритету устройства. [29]
Для инициации обмена задатчик выставляет запрос на ОШ. Специальное устройство процессора, называемое арбитр, которое управляет приоритетными прерываниями, дпределяет возможность занятия задат-чиком ОШ в зависимости от занятости шины и приоритета запрашиваемого устройства. Запрос удовлетворяется, если приоритет устройства выше приоритетов других устройств, занимающих ОШ или пославших запрос на ее занятие одновременно. Если разрешение на занятие ОШ получено, то синхронизируется исполнитель и начинается обмен данными между чним и з а-датчиком. [30]
Страницы: 1 2 3 4