Cтраница 1
Структура периферийной подсистемы. [1] |
Интерфейсный процессор ( IP) получает приказы от присоединенного процессора ( АР), чтобы осуществить функции связи с вычислительной подсистемой. Эти объекты, хотя они в чем-то и специализированы под интерфейс ввода-вывода, сравнимы с объектами, описанными в гл. Внутри интерфейса с периферийной подсистемой АР и IP взаимодействуют друг с другом способами, схожими с применяющимися в подсистемах ввода-вывода, отображаемого на память. [2]
Потоки информации в режиме ЗАГРУЗКА. [3] |
Интерфейсный процессор ( ИП), работающий во взрывной манере, заполняет или разгружает буферы ввода / вывода и передает соответствующие символы в виртуальную память или в противоположном направлении. При выполнении своих функций ИП работает с текущим указателем текста. ИП выполняет функции для вставки, поиска и показа заданных частей текста, удаления заданных частей текста и перемещения текущего указателя. [4]
Соединение интерфейсных процессоров осуществляется с помощью выделенных каналов, обеспечивающих скорость передачи данных 56К бит / с, хотя используются и другие каналы ( например, спутниковый канал связи между США и Зап. Европой), Каждый интерфейсный процессор принимает блоки данных от своей ведущей ЭВМ, разбивает их на пакеты длиной 128 байт и добавляет к ним заготовки, в которых указываются адрес получателя и адрес отправителя сообщений. Затем производится обращение к динамически обновляемой маршрутной таблице и пакет направляется получателю по такому свободному в данный момент маршруту, который обесценивает наискорейшую доставку пакета адресату. После получения пакета следующий интерфейсный процессор выдает отправителю подтверждение и независимо от других процессоров повторяет операцию маршрутизации. R сети ARPANET впервые были реализованы многие из сетевых принципов, которые используются сегодня. Важной особенностью этой сети является наличие распределенного алгоритма маршрутизации, который основан на принципе обработки отдельных пакетов с непрерывной оценкой топологии, пропускной способности и загрузки сети. [5]
Например, интерфейсный процессор ( IP) системы работает с объектом процессор, который отличается по формату и содержимому от объекта процессор, связанного с процессором общего назначения ( GDP), архитектуру которого мы рассматривали до сих пор. Происходит ошибка на уровне процессора при попытке привязать процессор Р к объекту процессор, имеющему код типа процессора Q. Интерфейсный процессор IP ( в каждой системе 1432 должен существовать по крайней мере один IP) играет важнейшую роль во взаимосвязи системы 1432 и подсистемы ввода-вывода. Процессор IP и подсистема ввода-вывода описаны в гл. [6]
В последнем случае интерфейсный процессор ( обычно это микроЭВМ) может выполнять и некоторые функции по предварительной обработке данных [ преобразование кодов передаваемых ( принимаемых) данных, контроль правильности полученных сообщений и др. ], разгружая от этих операций ГВМ. [7]
Структурная схема вычислительной сети. [8] |
В последнем случае интерфейсный процессор ( обычно это микро - ЭВМ) может выполнять и некоторые функции по предварительной обработке данных ( преобразование кодов передаваемых ( принимаемых) данных, контроль правильности полученных сообщений и др.), разгружая от этих операций ГВМ. [9]
Дисплей Видеотон-340 соединяется с помощью интерфейсного кабеля с блоками элементов сопряжения, которые вместе с разъемом интерфейсного кабеля вставляются в блок системный интерфейсный процессора или БРС в соответствии со схемой подключения. [10]
Соединение интерфейсных процессоров осуществляется с помощью выделенных каналов, обеспечивающих скорость передачи данных 56К бит / с, хотя используются и другие каналы ( например, спутниковый канал связи между США и Зап. Европой), Каждый интерфейсный процессор принимает блоки данных от своей ведущей ЭВМ, разбивает их на пакеты длиной 128 байт и добавляет к ним заготовки, в которых указываются адрес получателя и адрес отправителя сообщений. Затем производится обращение к динамически обновляемой маршрутной таблице и пакет направляется получателю по такому свободному в данный момент маршруту, который обесценивает наискорейшую доставку пакета адресату. После получения пакета следующий интерфейсный процессор выдает отправителю подтверждение и независимо от других процессоров повторяет операцию маршрутизации. R сети ARPANET впервые были реализованы многие из сетевых принципов, которые используются сегодня. Важной особенностью этой сети является наличие распределенного алгоритма маршрутизации, который основан на принципе обработки отдельных пакетов с непрерывной оценкой топологии, пропускной способности и загрузки сети. [11]
Специализированный процессор, выполняющий определенные манипуляции с данными перед передачей их на обработку в главный процессор. В крупных коммуникационных системах интерфейсный процессор берет на себя выполнение всех коммуникационных функций, обеспечивая высвобождение ресурсов главного процессора, производящего обработку данных. [12]
В этой главе читатель познакомится с архитектурой интерфейсного процессора i432, а также его применением как ключевой компоненты в периферийной интерфейсной подсистеме системы 1432 фирмы Интел. Приводится модель ввода-вывода, ориентированная на обмен сообщениями и использующая этот интерфейс. Рассматриваются также абстрактные интерфейсы для устройств ввода-вывода как синхронные, так и асинхронные. [13]
Реализация такого интерфейса требует значительных ресурсов памяти и вычислительных мощностей процессора. Учитывая это, целесообразно в составе УВК цехового уровня управления выделить специальные связные интерфейсные процессоры, которые при наличии необходимого программного обеспечения позволяют эффективно реализовать все процедуры межуров-невого информационного обмена. Самый характерный тип иерархических систем АСУТП, отвечающих максимальным требованиям адаптации, имеет четырехуровневую структуру. На низшем уровне, непосредственно у технологического процесса, размещаются подсистемы, к которым с помощью широкого набора УСО подключаются датчики, цепи аналогового регулирования и исполнительные устройства. [14]
Например, интерфейсный процессор ( IP) системы работает с объектом процессор, который отличается по формату и содержимому от объекта процессор, связанного с процессором общего назначения ( GDP), архитектуру которого мы рассматривали до сих пор. Происходит ошибка на уровне процессора при попытке привязать процессор Р к объекту процессор, имеющему код типа процессора Q. Интерфейсный процессор IP ( в каждой системе 1432 должен существовать по крайней мере один IP) играет важнейшую роль во взаимосвязи системы 1432 и подсистемы ввода-вывода. Процессор IP и подсистема ввода-вывода описаны в гл. [15]