Разряд - код
Cтраница 2
При сдвиге разряды кода, выходящие за пределы разрядной сетки теряются, а на освобождающиеся места кода записываются нули. [16]
 |
Структурная схема генератора ГЗ-122. [17] |
Три старших разряда кода от регистра частоты поступают по управляющей шине на ДПКД ( рис. 15.3 а), устанавливая на нем коэффициент деления т, который равен числу, образованному цифрами этих разрядов. [18]
 |
Структура оперативной памяти и сигналы ее активизации. [19] |
Два последних разряда кода адреса нулевые, поскольку обращения в БЗМ происходят по словам. [20]
Пусть число разрядов кода адреса п, тогда число разных комбинаций равно 2 -это и, будет адресуемой емкостью памяти. Память в МП вычислительном средстве является, как правило, внешней по отношению к МП и ее информационная емкость в прийципе может быть очень большой, но все дело в том, какую часть этой памяти может использовать МП. [21]
Последние шесть разрядов кода команды определяют номер ячейки, куда должен быть направлен результат ( третий адрес) после выполнения над обоими числами действия, указанного в коде операции. [22]
ZKQ соответствуют разрядам кодов строк структурных подтаблиц из множества ЯЯ. [23]
 |
Пирамидальная схема свертки. [24] |
При этом все разряды кода разбиваются на группы, каждая из которых подключается к отдельной свертке СВ. Выходные сигналы этих сверток суммируются затем на сумматорах СМ, соединенных по пирамидальной схеме. [25]
В этом сумматоре разряды кода переноса в данный разряд образуются задержкой на один такт одноименных переносов из предыдущего разряда. [26]
KS-К / - разряды кода команды; ( W) - 6-разрядное поле адреса перехода; ( С) - 4-разрядное поле константы или адреса страницы программной памяти; ( В) - 2-разрядное поле бита ячейки ОЗУ. [27]
Состояние первых двух разрядов кода безразлично. [28]
При параллельном преобразовании все разряды кода одновременно поступают на схему суммирования. Результат преобразования представляется как некоторая сумма весов, в разрядах преобразуемого кода которых присутствует единица. Выходной сигнал каждого разрядного преобразователя пропорционален весу данного разряда, то есть для двоичных кодов величине 2, где L - порядковый номер разряда. [29]
При параллельном преобразовании все разряды кода одновременно поступают на схему суммирования. Результат преобразования представляется как некоторая сумма весов, в разрядах преобразуемого кода которых присутствует единица. [30]
Страницы: 1 2 3 4