Младший разряд - адрес
Cтраница 5
Цикл этой коыжрешной котгшды подразделяется на два машинных цикла, Mi и М2, в каждом us котарык происходит одиа зтередача данных в память или из памяти. TI до Т4, соотаетогвувщие тактовым импульсам системы. Для выполнения других команд может понадобиться до пяти машинных циклов, 0т Мц до Mt, причем каждый цикл мажет содержать до шести машинных тактов, от Тг до Тв. Младшие разряды адреса подаются а шину адресов / данных AD0 - AD7 в течение такта Ть а для их занесения в соответствующий регистр используется задний фронт импульса ALE. Во время остальных тактов каждого цикла линии адресов / данных можно использовать для числовых операций, синхронизация которых обеспечивается при помощи линий ЧТЕНИЕ и ЗАПИСЬ. [61]
При такой адресации в команде содержится полный 16-разрядный абсолютный адрес операнда. Поэтому длина команды должна равняться 3 байтам. Разновидностью прямой адресации является страничный способ адресации, при котором в команде задаются только 8 младших разрядов адреса, а старшие 8 разрядов адреса ( старший байт) остаются такими же, как в предыдущей команде. В случае нуль-страничного способа адресации старший байт адреса принимается равным нулю, а 8 младших разрядов адреса в команде указывают на адрес в нулевой странице. Оба этих способа адресации требуют всего лишь двухбайтовых команд. [62]
В микропроцессоре COSMAC обеспечивается мультиплексированная передача 16-разрядного адреса. По сигналу стро-бирующего импульса сначала выводятся восемь старших разрядов и запоминаются в 8-разрядном фиксаторе. Восемь младших разрядов выводятся в течение оставшегося времени командного цикла. Поскольку память содержит 4096 ( 212) байт, то для ее адресации достаточно 12 младших разрядов адреса. [63]
 |
Структура ЗУ с разрушающим считыванием, у которого ге п. [64] |
Например, если о 131, а п 30, то длину RGC следует выбирать равной 120 разрядам, то есть за одно обращение к ЗУ будет выбираться одновременно 4 слова. Его особенностью является наличие двух коммутаторов К. В RGA1 записываются старшие разряды адреса, а в RGA2 - младшие. Старшие разряды адреса выбирают нужную ячейку ЗУ, а младшие разряды адреса - искомое слово из т слов, записанных в одной ячейке. Входной коммутатор / С / строится на элементах И и служит для выбора в ERGC места для подлежащего записи в ЗУ слова. [65]
В процессоре СМ-2М использованы микросхемы средней степени интеграции для реализации сложных логических функций. Процессор управляется микрокомандами, хранящимися в постоянном запоминающем устройстве. Формат микрокоманд имеет 36 разрядов. Первое поле установок и условных переходов - 7-разрядное. Установками называются микрооперации, по которым формируются сигналы для установки или сброса каких-либо признаков. Условные переходы - микрооперации, позволяющие модифицировать до четырех младших разрядов адреса следующей микрокоманды, поле адреса которой - 9-разрядное. Следующее 5-разрядное поле предназначено для управления сумматором и сдвигателем. За ним 4 - и 3-разрядное поля - поля первого и второго операндов соответственно. Последующее 2-разрядное поле содержит адрес записи результата, а 3-разрядное поле является полем микроопераций обращения к устройству оперативной памяти и перехода на подпрограмму. [66]
Страницы: 1 2 3 4 5