Cтраница 1
Распределитель кодов содержит 15 выходов Si-5 ] 5 и также замкнут в кольцо, благодаря чему единичное состояние периодически переходит с последнего выхода на первый. [1]
Распределитель кодов управляет выбором кодов, в то время как распределитель знаков производит их анализ. [2]
Движение распределителя кодов получается при подаче на цепь AvDC импульса положительного напряжения в конце малого цикла, до переноса содержимого запоминающего устройства преобразователя кодов к соответствующему запоминающему устройству того индивидуального приемного блока, для которого он предназначен. [3]
Сброс на нуль распределителя кодов получается при посылке на цепь RZDC постоянного сигнала, образованного инвертором /, вход которого соединен с выходом ( 1) триггера BBZ ( см. фиг. Сигнал сброса на нуль прикладывается в течение всего промежутка времени между моментом обнаружения приказа общего сброса на нуль и моментом получения сигнала пуска. Это положение позволяет нейтрализовать импульс движения, посылаемый одновибратором ВМ на цепь AvDC во время сброса на нуль распределителя знаков ( см. фиг. [4]
Напомним, что цепь движения AvDC распределителя кодов получает сигналы прямоугольной формы с выхода М6 распределителя знаков один раз за малый цикл. [5]
Разделитель предназначается для отделения исполнительных цепей от распределителя кодов. Он содержит 15 транзисторов, соединенных по схеме с общим коллектором. Коллектор каждого транзистора постоянно соединен с источником отрицательного напряжения, на базу же транзистора подается сигнал входа, получаемый с выхода того же ранга распределителя кодов, в то время как эмиттер, в цепи которого расположено сопротивление нагрузки, образует сигнал выхода в фазе с поступающим, но усиленный, что позволяет насыщать фотодиоды соответствующего индивидуального блока, которые в случае телеизмерения освещаются. [6]
Второе преимущество заключается в возможности контролировать синхронность работы распределителей кодов на обоих концах линии связи. Действительно, каждое случайное смещение на несколько шагов между двумя распределителями приводит к тому, что с арифметической суммой цифр, выработанной на приемном пункте, сравнивается число, уже не равное ей. [7]
Таким образом, во всех случаях во время работы распределителя кодов код, выработанный избранным индивидуальным блоком, появляется на шести входах адаптера, а его дополнение - на выходах инверторов / в - А. Этот код должен храниться в памяти в продолжение всего времени, необходимого для его последовательного анализа. Запоминающее устройство представлено шестью двоичными триггерами ВВе - BBi на два входа каждый, причем правый вход, получающий сигналы в одной фазе с полученными на выходе Mt распределителя знаков, используется для сброса на нуль адаптера. Левый вход получает, с одной стороны, непрерывный сигнал, приходящий с выхода инвертора того же ранга, а с другой стороны - сигнал управления той же фазы, что и сигнал, получаемый на выходе Мй распределителя знаков. Именно этот последний разрешает передачу на. [8]
Точно так же в конце большого цикла сброс на нуль распределителя кодов сопровождается приложением импульса положительного напряжения на цепь RZCC, отмечая начало приема сигналов телеизмерения. [9]
Таким образом, независимо от источника информации на выходе преобразователя и распределителя кодов формируются коды приращений N &x, M r, коды символов Nz, коды управления поворотом символов, коды управления пишущими устройствами и коды переключения размеров вычерчиваемых символов. Коды приращения между узловыми точками записываются в регистры ДАТ, АУ, размещазмые во второй панели интерполятора, и в регистр Z, расположенный на третьей панели. [10]
Сигналы ( 15) - ( 19) иллюстрируют циклическое действие распределителя кодов, движение которого управляется сигналом ( 12), полученным на выходе М распределителя знаков с небольшой задержкой, предусмотренной для учета времени, необходимого для перехода цифры N из арифметического блока преобразователя кодов к запоминающему устройству Mm этого преобразователя. [11]
ВВ, оба входа которого соединены соответственно с двумя выходами 52 и S7 распределителя кодов. [12]
Он состоит в основном из устройства выдержки времени, получающего на свой вход повторяющиеся импульсы, возникающие вследствие срабатываний чувствительного реле, катушка которого соединена с выходом Sis распределителя кодов DC. Таким образом, пока происходит распределение, условие S15 1, реализуемое в конце большого цикла, вызывает возбуждение реле ( SiS 0) в течение времени, равного продолжительности малого цикла. [13]
Сигналы, полученные от передатчика, после формирования должны быть сперва расшифрованы, а затем направлены в предназначенное для них время в общие приемные блоки: в преобразователь кодов, распределитель знаков и распределитель кодов. Блоком, который координирует функционирование других общих блоков, является синхронизатор; именно он образует мозг системы. [14]
Результат проверки помещается в элемент памяти Mm, состоящий из триггера на три входа; два первых входа получают соответственно цифру из схемы проверки И и ее дополнение, получаемое инвертированием в инверторе /, в то время как третий вход, соединенный с цепью S14 распределителя кодов, получает в конце 14-го малого цикла импульс положительного напряжения, представляющий собой приказ записи. [15]