Cтраница 2
Схема регистров сдвига на основе D-триггеров. [16] |
Вход D триггера Тг1 первого разряда используется для записи в регистр информации о числе, например 101, в виде последовательного кода. Для этого с каждым тактовым импульсом на вход D поступает код следующего разряда числа. [17]
Управление формирователями разрядного тока считывания - записи ФР2 осуществляется сигналами с регистра информации блока БРИ, причем в случае записи или регенерации нуля ток записи не формируется. [18]
Арифметический сдвиг вправо. [19] |
В МК блока 3 значение Чт / Зп 0 обеспечивает сохранение в регистре ОЗУ информации, полученной из ОЗУ, в течение тактового периода, следующего за тактом чтения из ОЗУ. [20]
Пересчетчик П предназначен для приема трехзначного кода, его пересчета и выдачи в регистр ИРКШ информации, необходимой для установления соединения на своей МТС по основному или обходным направлению, и выдачи дополнительной информации, необходимой для установления соединения на следующих МТС. [21]
Пересчетчик Я предназначен для приема трехзначного кода, его пересчета и выдачи в регистр ИРКШ информации, необходимой для установления соединения на своей МТС по основному или обходным направлению, выдачи дополнительной информации, необходимой для установления соединения на следующих МТС. [22]
Маркер - устройство, непосредственно управляющее работой коммутационных устройств после получения от пересчетчика или регистра информации о выбранном направлении. Маркер опознает входящую точку ступени МС, отыскивает свободную линию в требуемом направлении и определяет свободные пути между звеньями или к следующей ступени искания. [23]
Считывание - осуществляется считывание из магнитного блока полного 36-разрядного слова, запись его на регистре информации ( РИ) и выдача с РИ в процессор. [24]
В режиме Запись РА в РИ из процессора поступают сигналы передачи содержимого регистра адреса в регистр информации - РА в РИ и выдачи информации - ВЫД ИНФ. При этом код РА, сохранившийся от предыдущего цикла, передается в РИ. По сигналу ВЫД ИНФ код из РИ передается в процессор. [25]
Таким образом, запись информации в ОП1 осуществляется по байтам, причем в режиме Запись на регистр информации принимаются кодовые сигналы тех байт, признаки которых переданы в блок адресных регистров. По другим байтам производится считывание и регенерация информации без выдачи ее в процессор. [26]
Схема определителя регистров. [27] |
Определитель регистров ( рис. 12.12) служит для подключения регистра РА к маркеру после фиксации в регистре информации, достаточной для установления соединения. [28]
Записываемые в ПМК слова, а также слова, считываемые из ПМК, размещаются предварительно в регистре информации, связанном с блоком управления ( БУ ПМК) посредством групп входных и выходных вентилей. По передаче и приему информационных слов БУ ПМК связан, кроме регистра информации мультиплексной памяти, с регистрами хранения и модификации АСК и УСК, а также с PC, обеспечивающим связь с интерфейсом. [29]
В режиме Запись РА в РИ код регистра адреса, сохранившийся от предыдущего цикла, передается на регистр информации и затем по сигналу ВЫДАЧА ИНФОРМАЦИИ ИЗ ОП1 - в процессор. [30]