Регистр - режим
Cтраница 2
Кроме того, каждый канал имеет 6-разрядный регистр режима MR, определяющий режим его работы. При загрузке этого регистра в младших разрядах Dl, DO указывается код номера канала. Назначение разрядов MR показано на рис. 6.4. С помощью разрядов D2, D3 задается один из типов передачи - чтение, запись, проверка. Разряд D4 определяет режим автозагрузки. Если 041, то при условии автозагрузки CAR и CWR загружаются параметрами BAR и WCR соответственно. Разряд D5 определяет режим изменения CAR. Если О5 0, после каждого цикла ПДП происходит увеличение содержимого CAR; если 05 1 - то уменьшение. Разряды Об, D7 определяют режимы работы канала - передача по запросу, одиночная передача, блочная передача, контроллер в режиме каскадирования. [16]
 |
Структурная схема КР580ВИ53.| Формат управляющего слова ( X-безразличное состояние. [17] |
Сигнал внутрем-него сброса формируется при записи управляющего слова в регистр режима выбранного канала. [18]
Режимы работы различных узлов микросхемы определяются состоянием отдельных разрядов 4-разрядного регистра режима EN, загрузка которою производится специальной командой. [19]
Режимы работы различных узлов микросхемы определяются состоянием отдельных разрядов 4-разрядного регистра режима EN, загрузка которого производится специальной командой. [20]
Каждый из трех каналов ПТ программируется индивидуально путем записи в регистр режима управляющего слова, а в счетчик - запрограммированного числа байтов. [21]
Большинство модулей АЦП имеют только режим программного запуска: установка одного из битов регистра режима запускает очередное измерение. Наиболее универсальные модули АЦП имеют также режим автоматического запуска, при котором после завершения одного цикла преобразования немедленно начинается следующий. Однако данные измерения каждого цикла должны быть считаны программным способом. [22]
 |
Условное графическое обозначение К583ВС1. [23] |
По фронту сигнала S1 происходит прием микрокоманды в РМК, запись в РОУ, регистр режима значений, подготовленных УУ в предыдущем такте работы. [24]
Структурная схема КР580ВВ51А представлена на рис. 3.2. Микросхема состоит из приемника, передатчика, регистра режима, регистра команды, схемы управления и буфера ввода / вывода. Восьмиразрядные регистры режима и команды предназначены для хранения соответственно инструкции режима и инструкции команды, поступающих с магистрали DO - D7 через буфер ввода / вывода. [25]
Структурная схема КР580ВВ51А представлена на рис, 3.2. Микросхема состоит из приемника, передатчика, регистра режима, регистра команды, схемы управления и буфера ввода / вывода. Восьмиразрядные регистры режима и команды предназначены для хранения соответственно инструкции режима и инструкции команды, поступающих с магистрали DO - D7 через буфер ввода / вывода. [26]
Копирование таблицы шрифта в банк 2 видеобуфера требует для прямой адресации этого банка соответствующего программирования регистров режима памяти и регистра маски банка в секвенсере, а также регистра режима и вспомогательного регистра графического контроллера. [27]
Программы этой группы производят выборку служебных массивов, необходимых для работы пакета функциональных программ, устанавливают в исходное положение регистр режима работы и осуществляют начальный ввод следующей информации. [28]
Микросхема содержит следующие функциональные узлы ( рис. 7.132): буфер ввода-вывода, представляющий собой трехстабильное двунаправленное 8-разрядное устройство, предназначенное для связи с процессором; 8-разрядный регистр режима, предназначенный для хранения управляющего слова режима и содержащий восемь триггеров и схем совпадения; 8-разрядный регистр команд, обеспечивающий хранение инструкций; 13-разрядный регистр передатчика, предназначенный для записи стон-бита, бита контроля данных, старт-бита, управляющих и синхронизирующих сигналов; 8-разрядные регистры первого и второго синхросимволов и схема сравнения, предназначенные для хранения кодовых наборов одного или двух синхросимволов и сравнения содержимого регистров синхросимволов с сигналами, поступающими с регистров приемника; два 9-разрядных регистра приемника, обеспечивающие последовательную запись данных и служебных символов и параллельный обмен с внутренней магистралью; схему управления, обеспечивающую запись данных или управляющих слов а микросхему, а также чтение данных или байта состояния и выработки выходных служебных сигналов; схемы формирования фаз, сброса, зарядки внутренней магистрали данных и автосмещения, предназначенные для генерации внутренних синхросигналов, установки БИС в исходное состояние и выработки напряжения смещения и подачи его на подложку. [29]
Копирование таблицы шрифта в банк 2 видеобуфера требует для прямой адресации этого банка соответствующего программирования регистров режима памяти и регистра маски банка в секвенсере, а также регистра режима и вспомогательного регистра графического контроллера. [30]
Страницы: 1 2 3 4