Регистр - состояние - канал
Cтраница 1
Регистр состояния канала ( РСК) 7-разрядный, используется при идентификации состояния канала. Разряды 2 - 7 РСК доступны только по чтению. [1]
Регистр состояния каналов указывает, какой канал достиг условия конца счета. Буфер адреса предназначен для приема и выдачи кода адреса. Двунаправленные адресные шины АО-A3 в режиме программирования являются входами, выбирающими один из регистров, информация с которого должна быть считана или, наоборот, записана. В режиме обслуживания они являются младшими разрядами 16-разрядного адреса памяти. Выходы А4 - А7, имеющие состояние Выключено, предназначены для выдачи 4 - 7 разрядов 16-разрядного адреса памяти. [2]
 |
Схема передачи информации через буфер данных селекторного канала ЭВМ ЕС-1022. / - операция записать. 2 - операция считать.| Структурная схема селекторного канала ЭВМ ЕС-1022. [3] |
Регистр состояния канала ( РСК) служит для запоминания признаков контроля и текущего состояния канала. [4]
Регистр состояния каналов указывает, какой канал достиг условия конца счета. Буфер адреса предназначен для приема и выдачи кода адреса. Двунаправленные адресные шины АО-A3 в режиме программирования являются входами, выбирающими один из регистров, информация с которого должна быть считана или, наоборот, записана. В режиме обслуживания они являются младшими разрядами 16-разрядного адреса памяти. Выходы А4 - А7, имеющие состояние Выключено, предназначены для выдачи 4 - 7 разрядов 16-разрядного адреса памяти. [5]
Регистр состояния канала РВ, предназначенный для запоминания признаков контроля. [6]
Каждый из каналов имеет регистр состояния канала PCKJO / 11 ], который состоит из двух частей. [7]
При чтении содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в ЦП также через шину данных. В течение циклов ПДП микросхема КР580ВТ57 управляет системной шиной и выдает через буфер данных старшие восемь разрядов адреса памяти одного из регистров адреса ЗУ. [8]
При обнаружении ошибки ( недействительный формат КСК или счетчик байт) устанавливается триггер ТКП в регистре состояния канала и осуществляются загрузка КСК в канал и запуск операции на ВУ, причем в регистр Р6 вместо старшего байта счетчика байт записывается каталожный номер ошибки. Далее принимается байт состояния от ВУ. Если установлен триггер ТКП, то на первое требование от ВУ на передачу данных канал отвечает последовательностью останова операции в результате которой ВУ выдает в канал конечный байт состояния. Канал принимает его, устанавливает запрос на прерывание типа КОНЕЧНОЕ, при выполнении которого каталожный номер ошибки записывается в ССК и становится доступным программе. [9]
Команда RBC может выполнять две операции: 1) Защелку, что аналогично команде CLC, и 2) Чтение регистра состояния канала. Особенностью этой команды является возможность выполнения операций одновременно в нескольких каналах. Установка кода D3D2D1 111 определяет операцию с соответствующим каналом. [10]
Управляющее слово канала выбирается из ОЗУ по адресу, представленному на РгАСК, и размещается на регистре РгУСК - Для хранения четырехбайтного информационного слова используется регистр РгИС, который связан с регистром ОЗУ и с шинами сопряжения ИШЗп и ИШЧт. Состояние канала и УВВ хранится на регистре состояния РгС, который разделяется на два подрегистра: регистр состояния канала РгСК и регистр состояния УВВ. [11]
В цикле аппаратной приостановки содержимое регистра ключей защиты через блок управления каналами передается в блок защиты памяти; где этот ключ сравнивается с ключом памяти по сигналу СРАВНЕНИЕ КЛЮЧЕЙ. При несовпадении содержимого регистра ключей защиты канала с ключом памяти формируется сигнал сбоя, по которому в регистре состояния канала устанавливается триггер контроля защиты ТКЗ, и выполнение операций ввода-вывода прекращается. [12]
Двунаправленная шина данных DO - D7 с тремя состояниями. При программировании в режиме записи восемь бит даиных для регистра адреса, регистра числа циклов или регистра установки режима передаются через шину данных из процессора. При чтении процессором содержимого регистра адреса, регистра числа циклов или регистра состояния каналов данные передаются в процессор также через шину данных. Эта разряды адреса выдаются в начале каждого цикла ПД. Затем шина данных освобождается для обмена данными между памятью и периферией в течение оставшейся части цикла ПД. [13]
Страницы: 1