Регистр - считывание
Cтраница 2
 |
Схема оперативной памяти. [16] |
В запоминающем устройстве не могут одновременно происходить считывание и запись. Адресное декодирующее устройство ( ADK) расшифровывает адресное слово по строкам и столбцам и выбирает одну-единственную ячейку из т-л ячеек. Если требуется произвести запись или считывание информации, то сначала находится соответствующая ячейка памяти, указанная в адресе. Адрес хранится в адресном регистре. Наоборот, при считывании данное передается в регистр считывания. [17]
Питание сдвоенных вертикальных пшн осуществляется от одного усилителя, управляемого соответствующей ячейкой пересчетной схемы. Переключение вертикальных шин с записи на считывание и наоборот осуществляется с помощью вентилей считывания Вс и вентилей записи В3, через которые проходит ток от усилителя записи Ya или усилителя считывания Yc. Для управления вводом чисел в машину главные импульсы ГИ поступают сначала в пересчетную схему разрядов Ui, состоящую из 26 ячеек. Эти импульсы частично используются для управления операциями в интеграторах. Ячейка А выдает временной импульс для начала считывания кодов чисел из запоминающей матрицы в регистр считывания Рсч, а для включения усилителя считывания Yc ячейка дает временной импульс для сдвига кода числа для регистра РСч в соответствующий интегратор через вентиль Ва. Одновременно с этим считываемый код направляется в регистр записи Р3 для перезаписи. [18]
 |
Устройство ввода с перфоленты СП-3. [19] |
Блок памяти состоит из 12 матриц, содержащих 64 х 64 ферритовых сердечника. Через каждый сердечник проходят координатные шины, которые подключены к дешифраторам адреса, управляемым адресным регистром. Во время операции считывания по осям X и Y пропускаются полутоки считывания и выбранные сердечники всех 12 разрядов перемагничиваются. При этом в обмотках считывания тех разрядов, где были записаны 1, наводятся импульсы, которые усиливаются и поступают на регистр считывания. При записи информации по осям X и Y пропускаются полутоки противоположного направления. Для записи 0 в соответствующий разряд включается генератор тока запрета, по обмотке запрета пропускается полуток и результирующий поток не перемагничивает сердечник. [20]
Оперативное запоминающее устройство с произвольной выборкой ячеек организовано на принципе совпадения полутоков. Блок памяти состоит из 12 матриц, содержащих 64x64 ферритовых сердечника. Через каждый сердечник проходят координатные шины, которые подключены к дешифраторам адреса, управляемым адресным регистром. Во время операции считывания по осям X и Y пропускаются полутоки считывания и выбранные сердечники всех 12 разрядов перемагничиваются. При этом в обмотках считывания тех разрядов, где были записаны 1, наводятся импульсы, которые усиливаются и поступают на регистр считывания. При записи информации по осям X и Y пропускаются полутоки противоположного направления. Для записи О в соответствующий разряд включается генератор тока запрета, по обмотке запрета пропускается полутон и результирующий поток не пере-магничивает сердечник. [21]
Количество адресных шин в АЦВМ выбирается равным числу интеграторов в регистре у ЦДА. Адресные шины выводятся из АЦВМ и присоединяются параллельно-к соответствующим номерам тин диодно-трансформаторной матрицы ЦДА. Таким образом, ячейки памяти матрицы НУ в ЦДА могут быть использованы, как ячейки памяти АЦВМ и как ячейки-памяти регистра НУ в ЦДА. Переключение ячеек памяти ЦДА на работу в качестве ячеек памяти АЦВМ производится с помощью триггера Tpi по сигналу команды из АЦВМ, а возвращение триггера Tpi в первоначальное положение - сигналом из АЦВМ по-окончании выполнения команды. Напряжение на выходе Tpi управляет вентилями Вг, В - г, включающими отдельные усилители записи и считывания для матрицы НУ в ЦДА, а также вентилями Ва - Be, включающими сигнал записи пли считывания из ЦДА или АЦВМ. Эти вентили, в свою очередь, включают вентили передающие для записи в матрицу код числа, хранящийся в регистре записи АЦВМ или в регистре записи ЦДА, или же считывающие код числа, хранящийся в матрице НУ, в регистр считывания ЦДА, или в регистр считывания памяти АЦВМ. [22]
Количество адресных шин в АЦВМ выбирается равным числу интеграторов в регистре у ЦДА. Адресные шины выводятся из АЦВМ и присоединяются параллельно-к соответствующим номерам тин диодно-трансформаторной матрицы ЦДА. Таким образом, ячейки памяти матрицы НУ в ЦДА могут быть использованы, как ячейки памяти АЦВМ и как ячейки-памяти регистра НУ в ЦДА. Переключение ячеек памяти ЦДА на работу в качестве ячеек памяти АЦВМ производится с помощью триггера Tpi по сигналу команды из АЦВМ, а возвращение триггера Tpi в первоначальное положение - сигналом из АЦВМ по-окончании выполнения команды. Напряжение на выходе Tpi управляет вентилями Вг, В - г, включающими отдельные усилители записи и считывания для матрицы НУ в ЦДА, а также вентилями Ва - Be, включающими сигнал записи пли считывания из ЦДА или АЦВМ. Эти вентили, в свою очередь, включают вентили передающие для записи в матрицу код числа, хранящийся в регистре записи АЦВМ или в регистре записи ЦДА, или же считывающие код числа, хранящийся в матрице НУ, в регистр считывания ЦДА, или в регистр считывания памяти АЦВМ. [23]
Ячейка Аз дает временной импульс для включения адресного усилителя записи Ya и для подачи сигнала записи на вентили несовпадения, которые через усилители передают обратный код в регистре Р3 на вертикальные шины запрещения ферритовой матрицы. Ячейка Ау обеспечивает временной интервал, достаточный для затухания переходных процессов при записи перед началом считывания нового кода. Таким образом, временной интервал для считывания - записи одного кода равен четырем временным интервалам для пересчетной схемы разрядов. Если импульсы ГИ следуют с частотой 3 Мгц, то временной интервал последовательного считывания 30-разрядного кода числа составляет 10 мксек, а для цикла считывания и записи в ферритовой матрице будет 4 X 10 - 40 мксек, что вполне достаточно. Импульсы с выхода пересчетной схемы А - А поступают далее в пересчетную схему интеграторов ( от 1 до 25) и затем в пересчетную схему групп, состоящую из че-гау х ячеек. Эти ячейки управляют вентилями В - Bt ферри - xujijH матрицы. Коды чисел из регистра считывания Рсч запоминающей матрицы через вентиль Ва передаются в регистр Y - линию задержки соответствующего интегратора с частотой следования импульсов ГИ. Передача кода числа в соответствующий интегратор производится с помощью вентилей BUI - Bun, которые управляются шинами, соответствующих номеров интеграторов с выхода диодно-трансформаторной матрицы. Вентили Вь, пропускающие код числа в соответствующую группу интеграторов, управляются одной из четырех ячеек пересчетной схемы номеров групп. [24]
Страницы: 1 2