Регистр - адрес - страница
Cтраница 1
 |
Два набора регистров адреса страницы и дескриптора страницы.| Пример преобразования виртуального адреса в физический адрес диспетчером памяти. [1] |
Регистр адреса страницы предназначен для хранения константы смещения, используемой для вычисления физического адреса, в который преобразуется данный виртуальный адрес. [2]
В состав ИС входят: шестнадцать 16-разрядных регистров адресов страниц ( РАС) памяти системы; десять 16-разрядных регистров описания страниц ( РОС) памяти системы; шестнадцать 16-разрядных РАС памяти пользователя; двенадцать 16-разрядных РОС памяти пользователя; четыре 16-разрядных регистра состояний ( РСО... [3]
В состав микросхемы КМ1811ВТ1 входят: 16 16-разрядных регистров адресов страниц ( РАС) памяти системы; 10 16-разрядных регистров описания страниц ( РОС) памяти системы; 16 16-разрядных РАС памяти пользователя; 12 16-разрядных РОС памяти пользователя; 4 16-разрядных регистра состояний ( РСО-РС4); регистры системных команд и микрокоманд; регистры плавающей запятой; логика управления. [4]
С каждой страницей связаны две специальные ячейки общей шины: регистр адреса страницы и регистр описания страницы. Будем использовать для них мнемонику: KPARO - KPAR7 и KPDRO - KPDR7; выбор буквы К будет объяснен позднее. [5]
В состав микросхемы входят: ПЗУ, ОЗУ, генератор тактовых серий, регистр адреса страниц ПЗУ, адресный стек страниц, мультиплексор страниц, входной информационный порт; блок кодовых формирователей; буферный регистр микрокоманд; матрица управляющих сигналов; статус-регистр ( ввода, переноса, верх / низ ПЗУ, состояния подпрограмм, ОЗУ, пропуска); дешифратор строк и разрядов ОЗУ; регистр адреса страниц ОЗУ; мультиплексор ОЗУ / ПЗУ; программный счетчик; адресный стек строк; схема анализа, дешифратор выбора регистра ОЗУ, схема записи-считывания; сумматор; регистры X и Y; дешифратор сегментного кода; выходные адресный и информационный порты. [6]
Способ адресации, который обеспечивает уменьшение времени выполнения и объема программ за счет использования регистра адреса страницы для размещения части адреса. [7]
Из набора РАС, соответствующего режиму работы процессора ( системный или пользовательский), выбирается регистр адреса страницы, номер которого задан в разрядах 13 - 15 виртуального 16-разрядного адреса. [8]
Регистры PAR / PDR включают два набора по восемь 27-разрядных регистров PAR / PDR для режимов ОС и пользователя и четыре 16-разрядных регистра адреса страницы PARH для обеспечения пультового режима. [9]
В состав микросхемы входят: ПЗУ, ОЗУ, генератор тактовых серий, регистр адреса страниц ПЗУ, адресный стек страниц, мультиплексор страниц, входной информационный порт; блок кодовых формирователей; буферный регистр микрокоманд; матрица управляющих сигналов; статус-регистр ( ввода, переноса, верх / низ ПЗУ, состояния подпрограмм, ОЗУ, пропуска); дешифратор строк и разрядов ОЗУ; регистр адреса страниц ОЗУ; мультиплексор ОЗУ / ПЗУ; программный счетчик; адресный стек строк; схема анализа, дешифратор выбора регистра ОЗУ, схема записи-считывания; сумматор; регистры X и Y; дешифратор сегментного кода; выходные адресный и информационный порты. [10]
Инициирование соответствующих операций осуществляется с помощью 48 пар регистров управления памятью, размещенных в однопортовом регистровом блоке, к которому можно обращаться по адресам старших 8 Кбайт физической памяти. Каждую пару образуют 16-разрядный регистр адреса страницы ( РАС) и 16-разрядный регистр описания ( дескриптора) страницы; РАС содержит базовый адрес страницы, информацию о ее длине ( от 32 до 4096 байт), расширении страницы и об управлении доступом. Восемь пар регистров образуют область инструкций и данных для каждого из трех режимов работы процессора: ядра, супервизора, пользователя. Девятая неадресуемая пара используется микропрограммой отладки при формировании 22-разрядного адреса для этой отладочной подсистемы. [11]
 |
Архитектура однокристальной микро - ЭВМ ( а и отличительные особенности. [12] |
Адресное поле 1К разбито на 16 страниц по 64 байта. Адрес страницы задается 4-раз-рядным регистром адреса страницы ( РА), а 6-разрядный счетчик команд ( PC) адресует 64 команды внутри каждой страницы. PC не является последовательным счетчиком. Счет осуществляется по псевдослучайному закону, приведенному в табл. 19.4. Изменение порядка выборки команд программы осуществляется командами условного перехода BR, возврата из подпрограммы RETN. По командам BR и CALL осуществляется занесение PC 6-разрядного адреса перехода из адресного поля W этих команд. Одновременно в РА загружается 4-разрядный адрес страницы перехода из буферного регистра адреса страницы РВ. [13]
Одна группа используется при работе микросхемы в системном режиме, другая - в режиме пользователя. Каждая группа регистров содержит 16-разрядный регистр адреса страницы и регистр описания страницы. Кроме того, имеются четыре регистра состояния ( РСО - РСЗ), которые используются в механизме управления памятью. [14]
Диспетчер памяти, входящий в состав процессора СМ-2420, позволяет расширять адресное пространство вычислительного комплекса до 2048 кслов. Он содержит два набора регистров, используемых для преобразования адресов. Каждый из наборов включает по восемь пар регистров: регистр адреса страницы и регистр описания страницы. Один набор используется программами в режиме работы процессора в системе, другой - в режиме пользователя. Шестнадцатиразрядный адрес программы диспетчер памяти преобразует в физический, поступающий на адресные линии памяти и интерфейса ОШ. Включение диспетчера памяти осуществляется программно путем установки в единицу нулевого разряда регистра состояния диспетчера. Диспетчер памяти предоставляет для организации мультипрограммного режима работы следующие возможности: динамическое перемещение адресов, при котором отдельные участки программы могут размещаться в различных областях оперативной памяти; защиту памяти от несанкционированного доступа; разделение памяти между различными программами. [15]
Страницы: 1 2