Регистр - данные
Cтраница 4
 |
Пример синхронного режима.| Пример мультимастерной системы. [46] |
Прием данных - регистр данных полон, но ошибки приема не возникает. Это прерывание разрешается битом RIE в регистре управления. [47]
Основным регистром является регистр данных ( часто называемый сканирующим регистром), образованный из последовательно соединенных триггеров Т1 ( см. рис. 2.38) сканирующих ячеек. Регистр данных служит источником или приемником данных при выполнении в JTAG-цепочках любых команд. [48]
Передача данных - регистр данных передатчика пуст. Это прерывание разрешается битом TIE в регистре управления. [49]
 |
Регистры графического контроллера адаптеров EGA и VGA.| Регистры атрибутного контроллера адаптеров EGA и VGA. [50] |
В адаптере VGA регистры данных атрибутного контроллера допускают производство операций считывания и записи. [51]
Записывает старшую часть регистра данных в память по абсолютному 16-битному адресу с насыщением. F Db ( a32) Записывает старшую часть регистра данных в память по абсолютному 32-битному адресу с насыщением. [52]
Наиболее типичным представителем регистров данных является аккумулятор A ( Accumulator), который используется для временного хранения исходных операндов и промежуточных результатов. С аккумулятором связано большинство команд арифметической и логической обработки. [53]
 |
Разрядность доступа к - - - - - - - - - - - - - - регистрам данных. [54] |
Восемь бит расширения регистра данных представляют собой знаковую составляющую целочисленной части. [55]
Дробные пересылки из регистров данных в память прежде всего выполняют операцию насыщения и поэтому называются MOVES. Дробные пересылки обычно имеют длину в 16 бит, за исключением команды MOVES. [56]
Процессор содержит шесть 8-битовых регистров данных, 8-битовый аккумулятор, четыре 8-битовых регистра для временного хранения, пять анализируемых триггерных регистров-флажков и 8-битовое арифметическое устройство ( АУ) параллельного действия. Микропроцессор мажет работать и в десятичной системе счис-ления. Команды процессора могут быть 16-битовыми с непосредственной адресацией. Центральный процессор имеет стековую архитектуру. [57]
 |
Блок-диаграмма стандартного устройства SC140. [58] |
Операндами-источниками арифметических команд являются регистры АЛУ данных. Все операции АЛУ данных производятся за один такт. Таким образом, новая команда может инициализироваться каждый такт, обеспечивая возможность обработки до четырех команд АЛУ данных за один такт. Операнд-приемник каждой арифметической операции может быть использован как операнд-источник следующей операции. [59]
 |
Временные диаграммы циклов считывания ( а и записи ( б информации. [60] |
Страницы: 1 2 3 4 5