Cтраница 1
Статические запоминающие регистры могут применяться в арифметических устройствах для хранения результатов выполнения вычислительных операций, в управляющих устройствах для хранения команд, в системах регистрации и контроля параметров технологических процессов и в других системах. [1]
Запоминающие регистры МОЗУ предназначены для преобразования последовательного кода, поступающего из блока интегрирования в параллельный код, с которым далее оперирует МОЗУ. Для МОЗУ ЦДА необходимо иметь два запоминающих регистра. Первый регистр является преобразователем последовательного кода в параллельный. Второй регистр является промежуточным и служит для управления разрядными усилителями записи. [2]
Оперативный запоминающий регистр для интеграторов параллельной интегрирующей машины представляет собой динамическую память с электромагнитной линией задержки, в качестве которой взят отрезок кабельной линии задержки с распределениями постоянными L и С. [3]
Это-временный запоминающий регистр, используемый при выполнении арифметической или логической операции. Например, при сложении двух чисел аккумулятор должен использоваться для хранения первого числа на то время, пока производится выборка второго. Далее второе число должно быть прибавлено к первому. Затем над суммой, все еще хранящейся в аккумуляторе, должна быть выполнена какая-либо операция либо эта сумма подлежит пересылке во временное запоминающее устройство-в зависимости от очередной команды программы. [4]
Множество запоминающих регистров, характеризующих состояние процессора в каждый момент времени, представляют собой блок управления регистров. Эти регистры запоминаются в ОП при прерываниях программ и позволяют дальнейшее восстановление программ с прерванного места. [5]
Микросхема представляет собой восьмиразрядный запоминающий регистр. [6]
Хранящаяся в запоминающих регистрах информация считывается. [7]
Все описываемые модификации запоминающих регистров строятся на модулях СМСТ. [8]
Блок управляющих регистров объединяет запоминающие регистры, характеризующие состояние процессора в каждый момент времени. [9]
Поскольку делитель ( в запоминающем регистре) больше содержимого СМ, приступаем к выполнению первой фазы деления. Дальнейшая последовательность операций объяснена ниже. [10]
Соединением триггерных схем, являющихся запоминающими регистрами, строятся регистры для запоминания многоразрядных двоичных чисел. [11]
В современных системах автоматического управления используются запоминающие регистры. [12]
Выходная обмотка вентиля-усилителя соединена с элементом запоминающего регистра, включенного в схему усилителя считывания. [13]
Линейный коммутатор предназначен для подключения соответствующих разрядов запоминающих регистров. Он состоит из изоляционной колодки с 80-контактными ламелями и ползуна с трехконтактными пружинами, соединенного с кареткой. Каждая контактная ламель соответствует колонке перфокарты. [14]
Блок управляющих регистров объединяет в себе множество запоминающих регистров, характеризующих состояние процессора в каждый момент времени. [15]