Cтраница 1
Остальные регистры служат для определения типа прерывания, маскирования прерывания, типа адресации и др. При получении сигнала прерывания от 8291 микропроцессор считывает состояния регистров чтения, определяющих тип прерывания, и переходит на одну из подпрограмм обслуживания прерывания. Любой тип прерывания может быть маскирован процессором. [1]
Остальные регистры ( со 2-го по 32 - й включительно) имеют одинаковую структуру. [2]
Остальные регистры распределены аналогично базовой программе. [3]
Остальные регистры блока регистров используются для хранения данных, поступивших перед их обработкой в АЛ У, из сверхоперативной памяти МП, выполненной на регистрах общего назначения, адреса возврата к выполнявшейся команде при прерывании программы н некоторых промежуточных результатов вычислений. [4]
Все остальные регистры являются неделимыми и оперируют 16-битовыми словами, даже в случае использования только старшего или младшего байтов. Указательные регистры SP и ВР хранят смещение адреса в пределах текущего стекового сегмента памяти, а индексные регистры SI и DI хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте. [5]
Содержимое остальных регистров стека не меняется. [6]
Управление работой остальных регистров происходит знало гично и соответствует следующей таблице. [7]
На применение остальных регистров ограничения не накладываются. [8]
При необходимости содержимое остальных регистров МП, соответствующее прерываемой программе, может быть запомнено в стеке при переходе на программу обслуживания и затем восстановлено при возврате из нее с помощью команд обращения к стеку. [9]
Восьмиразрядные регистры используются самостоятельно, остальные регистры могут объединяться емкостью до восьми разрядов. [10]
Восьмиразрядные регистры оперативной памяти используются только как самостоятельные, остальные регистры можно объединять в группы емкостью до 8 разрядов. [11]
Регистры DS SP SS BP должны сохраняться, остальные регистры можно модифицировать. [12]
Каждый из этих регистров, а также все остальные регистры, изображенные на рис. 4.1, запускаются одним из сигналов управления. Белая стрелка под регистром указывает на сигнал управления, который разрешает передавать выходной сигнал регистра на шину В. Регистр MAR не связан с шиной В, поэтому у него нет сигнала разрешения. У регистра Н этого сигнала тоже нет, так как он является единственным возможным левым входом АЛУ и поэтому всегда разрешен. [13]
Отметим, что РБЦ, как и все остальные регистры процессора, имеет контрольные разряды - по одному на каждый байт. Содержимое контрольных разрядов дополняет количество единиц информационных байтов до нечетного числа и используется при контроле пересылок информации. [14]
Дополнительный разряд сумматора ( ДРС) представляет собой одноразрядный регистр, все остальные регистры имеют по 12 разрядов. Сумматор ( СМ), или накопительный регистр ( HP) является основным регистром, используемым при арифметических и логических действиях и для промежуточного хранения результатов; через сумматор программным путем осуществляется засылка кодов в ячейки памяти, связь с устройствами ввода - вывода и периферийным оборудованием. Засылка кодов в ячейки памяти осуществляется только из 12 разрядов HP ( CM); содержимое ДР ( ДРС) при этом остается неизменным. Сумматор и ДРС программно доступны для анализа их содержимого, а также для изменения STOJO содержимого. [15]