Cтраница 3
EZ; 13 - управление выходным регистром CORG; 14 - синхронизация записи SY7V; 15 - разрешение записи EWR; 16 - вход данных DI4; 17 - вход данных DI3; 18 - напряжение питания. [31]
EZ; 13 - управление выходным регистром CORG; 14 - синхронизация записи SYN; 15 - разрешение записи EWR; 16 - вход данных DI4; 17 - вход данных DI3; 18 - напряжение питания. [32]
Преобразование продолжается до тех пор, пока выходной регистр не установится в состояние [1011] и тактовый импульс 4 не выведет 1 из FFg. [33]
Узел приема и выдачи, содержащий входные и выходные регистры, принимает информацию и управляющие сигналы из канала связи и выдает их в мультиплексор и, наоборот, из мультиплексора в канал связи. [34]
Заметим, что при рассмотренной организации выходных регистров практически любые помехи и наводки в канале связи и объекте не могут изменить состояние выходного ключа. Отсутствие гальванических связей с цепями процессора делает невозможным влияние этих помех и на работу процессора. [35]
На его входы поступает информация с выходного регистра источника информации. [36]
После завершения преобразования результат сохраняется в выходном регистре. Сигнал на выводе Т 1 переключается в состояние лог. [37]
Структурная схема графического УО. [38] |
Из ОЗУ два первых слова переписываются в выходные регистры, коды из которых далее поступают в блок генерации импульсов подсветки. [39]
Структурная схема устройства ввода с пер -, фокарт с поколонным считыванием. [40] |
Считанная с колонки перфокарты информация заносится в выходной регистр рассматриваемого устройства, где к ней добавляется контрольный разряд. Затем она поступает по кодовым шинам в машину в виде соответствующих потенциалов. При этом в машину подается резрешающий сигнал ( синхронизирующий импульс СИ), по которому и происходит перепись выданной с регистра информации. [41]
Простая схема декодирования на входе каждого разряда выходного регистра устанавливает в 1, очищает или оставляет неизмененным этот разряд в зависимости от комбинации указанных двух битов. [42]
В результате этих действий в младших разрядах выходного регистра останется только одно число ( - 986), которое может быть использовано в дальнейшем для последующих операций. [43]
Временная модель FLEX10K.| Временная модель ЛЭ FLEX10K.| Временная модель ЭВВ FLEX10K.| Временная модель ВБП FLEX 10K.| Параметры временной модели FLEX1 OK. [44] |
Наличие входного ( input register) и выходного регистра ( output register) позволяет хранить данные, что снижает логическую нагрузку на ЛЭ и высвобождает ресурсы ПЛИС для реализации других функций. [45]