Векторный регистр
Cтраница 1
Векторный регистр В; код вектора записывается в регистр 5 со стороны МП программой начальной установки системы. [1]
Каждый векторный регистр может подавать данные в АЛУ с интервалами 62 5 не, если эти данные представляют собой 32-разрядные слова, и 125 не, если это 64-разрядные слова. [2]
Поскольку векторные регистры и кэш-память открыты программисту, необходимо так сегментировать задачу, чтобы можно было наиболее выгодным образом производить обмены между ОЗУ или кэш-памятью, максимально загружать все функциональные устройства и добиваться синхронизации их работы. Короче говоря, надо максимально приблизить структуру алгоритма ( программы) к архитектуре ВС. [3]
Особый интерес представляют восемь 64-элементных векторных регистров, которые предназначены для хранения восьми операндов-векторов. В свою очередь каждая компонента представляет собой 64-разрядное слово, в котором хранится число с плавающей или фиксированной запятой. Компоненты вектора могут представлять собой также элементы некоторой таблицы. В системе команд машины предусмотрены специальные операции, в качестве операндов которых выступают многокомпонентные векторы. Этот регистр программно-управляем, что позволяет в процессе вычислений изменять размерность обрабатываемых векторов. [4]
Векторный процессор обращается к памяти посредством набора векторных регистров, которые тесно связаны с памятью, и может получить доступ к 1024-байтовой строке памяти за такое же время, за которое управляющий процессор выполняет одно произвольное обращение. Вектор имеет длину 256 элементов для 32-разрядных операций и 128 элементов для 64-разрядных операций. Благодаря тому что память организована в виде двух банков, арифметическое устройство может выполнить два обращения к ней за время одного своего цикла, имеющего длительность 125 не. Выполнение некоторых операций может происходить с полной реализацией быстродействия АЛУ без воздействия ограничений, налагаемых пропускной способностью памяти. [5]
 |
Структура процессора ЭВМ IBM 3090. [6] |
Средства векторной обработки каждого центрального процессора включают в себя конвейерное арифметическое устройство и набор из 16 векторных регистров по 128 32-битных элементов в каждом. Эти средства реализуют 171 векторную команду. [7]
 |
Структура буфера для реализации составных векторных операторов. [8] |
Структура буфера для управления векторными вычислениями на основе ОСВ приведена на рис. 3.8. Здесь 1 - й и 2 - й векторные регистры, недоступные программисту, предназначены для хранения операндов, поступающих из ОП. [9]
Аппарат ОСВ обеспечивает существенное сокращение числа обращений к ОП при любом, сколь угодно большом числе элементов в обрабатываемых векторах, ценою использования буфера векторных регистров малой емкости. Число k строк буфера становится параметром только структурной реализации и выбирается, исходя из числа процессорных блоков, числа ступеней конвейера и других структурных параметров конкретной конфигурации УУ и МВС в целом. [10]
Назовем составным векторным оператором ОСВ оператор, включающий некоторую последовательность векторных команд, выполняющих обработку одноименных элементов нескольких векторов, и / или скалярных команд ( в том числе команд управления), причем команды работают как над операндами оперативной памяти, так и над операндами векторных регистров; длина векторов и векторных регистров считается неограниченной. [11]
В зонах адресов операндов указывается либо адрес в памяти или номер скалярного регистра, доступного программисту ( например, индекс-регистра), если операндом является скаляр, либо описание вектора ( адрес первого элемента, шаг, число m элементов в векторе) или адрес этого описания, либо номера векторных регистров R, служащих для хранения промежуточных результатов вычислений. [12]
Назовем составным векторным оператором ОСВ оператор, включающий некоторую последовательность векторных команд, выполняющих обработку одноименных элементов нескольких векторов, и / или скалярных команд ( в том числе команд управления), причем команды работают как над операндами оперативной памяти, так и над операндами векторных регистров; длина векторов и векторных регистров считается неограниченной. [13]
Предположим, что нам нужно вычислить массив значений функции F, по формуле / ( Л - - В) - С. Векторы Л и В из векторных регистров мы направим в устройство сложения, а результаты будем отсылать в регистры, отведенные для сумм. Но можно выход устройства сложения соединить одновременно и с регистрами для сумм и с входом конвейера устройства умножения, подавая на него из регистров С вектор С. [14]
ОЗУ делается с расслоением на 8 - 16 ступеней. Это позволяет организовать пересылку массивов данных между ОЗУ и векторными регистрами ОЗУ и кэш-памятью за время, равное одному такту на передаваемое слово. [15]
Страницы: 1 2