Cтраница 2
Если процессор оснащен средствами динамической переадресации, ключ памяти пополняется двумя дополнительными битами. Бит 5 ( бит обращения) устанавливается в 1, как правило, всякий раз, когда к ячейке, находящейся в соответствующем блоке памяти, производится обращение для записи или выборки. Бит 6 ( бит изменения) устанавливается в 1, как правило, всякий раз, когда в соответствующий блок памяти производится запись. Регистрация обращений и изменений выполняется независимо от того, находится ли процессор в режиме расширенного управления и задан ли режим переадресации. [16]
Наличие единицы в каком-либо разряде ТРА5 означает, что должна производиться запись ( или чтение) с соответствующей магистрали. Например, ТРА5 00 ООП означает, что в такте, где имеется микроприказ ВКЛ ПА, содержимое полей микрокоманды как адрес РОП не рассматривается. В этом случае должно быть произведено чтение на МЗ содержимого РОП, номер которого хранится в СТЦ2 и запись с МЗ в этот же РОП. МЗ из какого-то другого блока ( допустим, сдвинутая информация из сдвигателя), должна быть записана в два РОП. При записи с М2 номер РОП определяется содержимым СТЦ1, при записи с МЗ-СТЦ2. Подробно использование режима переадресации рассмотрено в гл. [17]