Режим - хранение
Cтраница 4
В режиме хранения информации ( отсутствие импульсов на входе I) оба триггера ST1 и ST2 находятся в одинаковом состоянии. Считывание 1 следующим входным импульсом происходит аналогично в два этапа. Счетный вход двухступенчатого триггера является прямым статическим входом. [46]
 |
Запоминающий элемент на биполярных транзисторах на основе ТТЛ. [47] |
В режиме хранения информации на адресные шины Хг и Yt подается уровень логического 0 ( с / 0 4 В); разрядные эмиттеры 1 транзисторов VTi и VT % заперты потенциалом t / ( l - 1 5) В, поступающим с выходов усилителей записи УЗпО и У3п; эмиттерный ток закрытого транзистора замыкается на землю через адресные эмиттеры 2 и 3 и адресные шины Уг и Xt соответственно. [48]
В режиме хранения информации на адресной шине X действует нулевой потенциал, информационной шине. [49]
В режиме хранения информации элемент с зарядовой связью работает как МДП - конденсатор. В первый момент после подведения напряжения к затвору под ним образуется область обеднения, глубина которой зависит от амплитуды приложенного напряжения. Если в область обеднения попадают неосновные носители, то они локализуются в потенциальной яме, образуя инверсионный слой, который отделен от подложки обедненным слоем. В режиме хранения инверсионный слой содержит заряд дырок Qp, соответствующий записанной информации, и паразитный заряд Qp пар, который накапливается в ПЗС за счет термогенерации в обедненном слое и диффузии дырок из объема. Информативный заряд должен быть больше паразитного заряда: QpQpnap. Время накопления паразитного заряда составляет 0 1 - 6с, максимальное время хранения информации в ПЗС - десятки миллисекунд. [50]
В режиме пассивного хранения ( в отсутствие выборки кристалла) целесообразно снижать напряжение питания, подаваемое на накопитель. Минимальное напряжение определяется способностью триггера ( см. рис. 9.1) иметь два устойчивых состояния. [51]
В режиме хранения информации ( рис; 6.18, в) на числовой Шине 4Utt устанавливается низкий уровень напряжения, на числовой Шине ЧШ1 - высокий уровень напряжения, на разрядной шине РШ - высокий уровень напряжения. В периоды между регенерациями запоминающая емкость Скв сохраняет свое заряженное ( разряженное) состояние. При хранении Г емкость разряжена, напряжение между базой и коллектором транзистора Т2 близко к нулю; при хранении О емкость заряжена, причем напряжение на базе транзистора Т2 много ниже уровня напряжений на коллекторе и близко к уровню 1 / БЭ 0 7 В. [52]
 |
Логическая структура микросхемы контроля четности и нечетности КМ155ИП2. [53] |
В режиме хранения информации сигналы на выходах микросхемы 01, 02, 03, 04, 05, 06, 07, 08, 09 имеют уровень лог. [54]
 |
Управление накопителем с диодными связями 13 - 749. [55] |
В режиме хранения информации потенциалы на разрядных шинах и шинах строк накопителя избираются такими, чтобы развязывающие диоды были заперты. [56]
 |
Схемы одноступенчатого ( а и двухступенчатого ( б интегральных счетных триггеров. [57] |
В режиме хранения информации ( отсутствие импульсов на входе Т) оба триггера ST1 и ST2 находятся в одинаковом состоянии. [58]
 |
Схема запоминающей ячейки на многоэмттерных биполярных транзисторах ( а и графики ее работы в режиме записи ( б. [59] |
В режиме хранения информации выполняется условие UaUouUp. В этом случае схема находится в одном из устойчивых состояний, при котором открытым может быть транзистор VT1 или VT. Ток протекает по первому эмиттеру открытого транзистора, а вторые эмиттеры обесточены. Например, если в триггер записана логическая 1, то транзистор VT2 открыт, а транзистор VT закрыт. [60]
Страницы: 1 2 3 4 5