Счетный режим

Cтраница 3

Схема триггера на униполярных транзисторах с запуском по объединенным стоковым входам. [31]

В схеме триггера на рис. 5.5, б, работающего в счетном режиме при-запуске однополярными импульсами по объединенным базовым входам, после воздействия спускового импульса разделительные диоды Д1 и Д2 отключают не только источник сигнала от триггера, но и базы транзисторов друг от друга, что необходимо для нормальной работы. В этой схеме вместо разделительного конденсатора Соа используется трансформатор, что позволяет заметно уменьшить время переброса триггера и тем самым увеличить его быстродействие. [32]

Схемы деления на 2.| Время установления данных и время удержания. [33]

Легко построить схему делителя на 2, используя способность триггеров работать в счетном режиме. На рис. 8.54 показаны два способа построения такого делителя. JK-трштер работает в счетном режиме, когда оба входа имеют ВЫСОКИЙ уровень, производя на выходе сигнал, показанный на рисунке. Частота сигнала на выходе в любом случае будет равна половине входной частоты. [34]

Данное свойство триггера является очень важным - благодаря ему триггер может работать в счетном режиме. Для обеспечения счетного режима следует объединить входы J и К - При этом каждый запускающий импульс воздействует на оба входа; во время действия запускающего импульса обеспечивается равенство / К. Триггер на интегральных логических элементах, работающих в счетном режиме, называют 7-триггером. [35]

Принципиальная схема дешифратора. [36]

Счетчик зон состоит из двух D-триггеров, выполненных на микросхеме D1, работающих в счетном режиме. Исходное состояние на его выходах устанавливается кадровыми синхроимпульсами. На вход счетчика подаются импульсы коммутации зон ЗН с узла тактирования. [37]

Параметры Fv, FMaKC, тп и т3 в данном случае характеризуют быстродействие схемы в счетном режиме. [38]

Простейшая схема двоичного счетчика на ЭПЛ приведена на рис. 4.36. В схеме работа триггера в счетном режиме обеспечивается наличием элемента задержки, компенсирующего задержки переключения входных элементов. Поэтому данная схема, так же, как схема рис. 4.31, трудно реализуется в микроэлектронном исполнении. [39]

Схема трехразрядного двоичного счетчика со сквозным переносом. [40]

Обратим внимание на то, что в рассмотренной схеме использованы триггеры с установочными входами, а счетный режим обеспечивается благодаря введению дополнительных обратных связей. [41]

JOT ЭВМ, как и в предыдущей схеме, формируются на счетчике Счь Однако отличие состоит в том, что C4i здесь работает только в счетном режиме и обеспечивает заполнение ячеек ЗУ кодами последовательно в порядке их поступления. Причем в ЗУ записываются и коды знаков и моды команд. [42]

Триггер со счетным входом на потенциальных элементах. [43]

Схема универсального триггера на интегральных элементах, способного работать не только в режиме триггера с установочными входами ( см. рис. 12.17), но и в счетном режиме, показана на рис. 12.21. Более того, с его помощью может быть реализована задержка сигнала на один такт. Схема триггера состоит из шести элементов И - НЕ и рассматривается при подаче на его счетный вход серии положительных сигналов. В дальнейшем будем учитывать, что на каждом элементе И - НЕ сигнал задерживается при передаче от входа к выходу. [44]

В арифметическом режиме LUT-блок конфигурируется как два трехвходовых функциональных преобразователя, один из которых служит для выработки функций переносов, а другой для функций трех аргументов, реализуемых в разрядных схемах устройства. В счетном режиме ( на рисунке не показан) к схеме, соответствующей арифметическому режиму, добавляются элементы, обеспечивающие функции разрешения счета, реверса, сброса и загрузки счетчика. [45]

Страницы: 1 2 3 4 5