Сигнал - код
Cтраница 2
В зависимости от способа выдачи сигнала кода цифровые коды делятся на параллельные, в которых сигналы всех разрядов числа выдаются одновременно по соответствующему числу каналов или по одному каналу с частотным разделением, и последовательные, в которых сигналы по разрядам числа выдаются поочередное временными промежутками в один канал. При параллельном коде достигается более высокое быстродействие, при последовательном - уменьшается число каналов до одного, но уменьшается и быстродействие. [16]
 |
Цифровые символы первичных цифровых кодов ограниченного применения ( ГОСТ 12814 - 67. [17] |
В зависимости от способа выдачи сигнала кода цифровые коды делятся на параллельные, в которых сигналы всех разрядов числа выдаются одновременно по соответствующему числу каналов или по одному каналу с частотным разделением, а также последовательные, в которых сигналы по разрядам числа выдаются поочередно с временными промежутками в один канал. При параллельном коде достигается более высокое быстродействие, при последовательном - уменьшается число каналов до одного, но усложняется схема устройства. [18]
 |
Схема дешифратора адреса. [19] |
Узел усилителей считывания предназначен для усиления сигналов кодов, считываемых из накопителя ключей защиты. Выдача усиленных до стандартной для микросхем серии 155 величины сигналов из УУС в регистр информации производится только при действии управляющего сигнала УСрс. В состав узла входят: двенадцать усилителей считывания ( УС), по два на один разряд, шесть элементов разрешения считывания ( PC) и эмиттерный повторитель ( ЭП) управляющего сигнала УСрс. [20]
 |
Устройство регенерации динамического ОЗУ. [21] |
При Ki0 и V2l на входы X поступают сигналы кода адреса обращения. [22]
Информация передается параллельно восемью звуковыми частотами: шестью для сигналов кода и двумя для сигналов синхронизации, обеспечивающих синхронное действие двух распределителей передающего и приемного пунктов. [23]
 |
Временные диаграммы циклов регенерации на ISA ( все интервалы указаны в наносекундах. [24] |
Цикл регенерации включает в себя выставление сигнала - REFRESH, сигналов кода адреса SAO... В случае необходимости может использоваться сигнал I / O CH RDY, обеспечивающий асинхронный обмен. [25]
 |
Схема поразрядного выходом. [26] |
Схемы поразрядного сравнения строятся таким образом, что на прямом выходе сигнал кода 1 вырабатывается в том случае, если сравниваемые коды поразрядно совпадают. [27]
В виде СИС выпускают преобразователи цифовых сигналов четырехразрядного двоичного кода в сигналы семисегментного кода. Эти преобразователи работают совместно с семисегментными буквенно-цифровыми индикаторами. Разновидностью преобразователей кодов являются шифраторы и дешифраторы, работающие соответственно с входным или выходным унитарным кодом. В унитарном коде все разряды, кроме любого одного, имеют одинаковые сигналы. Каждый выходной трехразрядный код определяет, на какой из восьми входов подан единичный сигнал. [28]
 |
Схема сдвига. [29] |
При использовании потенциальных элементов такие узлы, предназначаемые для выполнения операций счета сигналов кода 1, последовательно подаваемых на их входы, строятся на двухступенчатых триггерах. Счетчики бывают суммирующие, вычитающие и реверсивные. В счетчиках на потенциальных триггерах обычно применяют либо цепи сквозного переноса, либо параллельного. [30]
Страницы: 1 2 3 4 5