Выходной сигнал - интегратор
Cтраница 1
Выходной сигнал интегратора через усилитель мощности управляет перемещением регулирующего органа, изменяя вход - - ную координату регулируемого объекта. Кроме реверса входной координаты объекта, импульс Ря осуществляет самоблокировку на время т и управляет сбросом памяти узла запоминания. [1]
Выходной сигнал интегратора поступает на сумматор, в котором прибавляются либо 0, либо амплитуда пробного сигнала Ах. Состояние клапана 3 определяет, что именно прибавляется к выходу интегратора: 0 или Ах. [2]
Выходной сигнал интегратора после У, поступает на вход схемы сравнения - модуль МКР, где сравнивается с колебаниями пилообразной формы генератора низкой частоты ГНЧ. [3]
 |
Упрощенные структурная схема ( а и принципиальная схема ( б дифференциального ОУ. [4] |
Выходным сигналом интегратора тока является напряжение Uu равное напряжению на конденсаторе С к. Повторитель напряжения выполнен на транзисторах 77, 78 по схеме с эмиттериой нагрузкой. Анализ упрощенной схемы ОУ, приведенной на рис. 8.4, позволяет выявить взаимосвязь основных динамических характеристик ОУ. [5]
Из рассмотрения выходных сигналов идеального интегратора и апериодического пневматического звена следует, что последнее обладает ограниченным временем интегрирования входных сигналов, так как с увеличением времени увеличивается разность сигналов апериодического звена и идеального интегратора, что приводит к увеличению абсолютной ошибки интегрирования. [6]
Выбор в качестве выходных сигналов интеграторов переменных состояния х и Х2 приводит непосредственно к блок-схеме для уравнений состояния. [7]
Отсюда видно, что выходной сигнал интегратора имеет гармоническую составляющую, сдвинутую по фазе относительно входного сигнала на - я / 2, но кроме того имеет и постоянную составляющую, равную амплитуде входного сигнала. Эта составляющая является свободной составляющей, возникающей только в переходном режиме. Поскольку рассматривается идеальный интегратор, то эта составляющая не затухает. [8]
На входе пропорционального регулятора сравниваются: сумма выходного сигнала интегратора с аналоговым сигналом, пропорциональным частоте сигнала задания; аналоговый сигнал обратной связи по скорости. [10]
 |
Диаграммы работы многорежимного устройства. [11] |
Выбор полярности подключаемого напряжения определяется с учетом полярности выходного сигнала интегратора 2, которая определяется компаратором. [12]
 |
Ограничитель сигналов.| Ограничитель выходного сигнала интегратора. а - структурная схема. б - эпюра напряжений. [13] |
В практике моделирования или управления часто встречается задача ограничения выходного сигнала интегратора, при этом требуется не только ограничить диапазон изменения выходного сигнала, но и по достижении этим сигналом порога ограничения прекратить интегрирование. [14]
 |
Схемы включения алгоблока в различных режимах управления. - дистанционном. б-запрета. в - слежения. [15] |
Страницы: 1 2 3 4