Система - межсоединение
Cтраница 1
Система межсоединений в ядре FPGA иерархична и включает в себя локальные шины, экспресс-шины и прямые связи ячеек с ближайшими соседе / я. В связях имеются программируемые вентили, с помощью которых формируются шины с тремя состояниями. [1]
Организация системы межсоединений в БИС и СБИС является важнейшей проблемой их конструирования и изготовления. От правильного ее решения зависят повышение технических параметров ИС и улучшение экономических показателей ее производства: экономия площади кристалла, повышение выхода годных и надежности и др. Чтобы избежать чрезмерной потери площади кристалла используется двух - или трехслойная система межсоединений с соответствующей организацией связи между слоями. [2]
Для систем межсоединений FPGA по изложенным в разд. Для них характерны сегментированные линии связей, составленные из отдельных проводящих отрезков - сегментов. Сегменты соединяются в нужную цепь с помощью программируемых ключей. [3]
Такое построение схемы резко упрощает систему межсоединений элементов. Одновременно уменьшаются паразитные емкости схемы. [4]
Основными достоинствами метода элементной избыточности для формирования системы межсоединений БИС являются высокий процент выхода годных и сравнительно низкая стоимость. [5]
 |
Обобщенная структура FPGA ( a и основные части их функциональных блоков ( б. [6] |
Все части FPGA ( функциональные блоки ФБ, система межсоединений и блоки ввода / вывода БВВ) являются конфигурируемыми или реконфигури-руемыми, причем ( в отличие от БМК) средствами самих пользователей. [7]
 |
Обобщенная структура FPGA ( a и основные части их функциональных блоков ( б. [8] |
При конфигурировании FPGA функциональные блоки настраиваются на выполнение необходимых операций преобразования данных, а система межсоединений - на требуемые связи между функциональными блоками. В результате во внутренней области FPGA реализуется схема нужной конфигурации. Расположенные по краям кристалла блоки ввода / вывода обеспечивают интерфейс FPGA с внешней средой. [9]
При скоростях работы, характерных для интегральных СХЕМ, имеющих времена переключения и задержки порядка наносекунд, электрические характеристики системы межсоединений оказывают существенное влияние на быстродействие вычислительной системы и на искажения сигналов при прохождении их по линиям связи. [10]
При скоростях работы, характерных для интегральных схем, имеющих времена переключения и задержки порядка наносекунд, электрические характеристики системы межсоединений оказывают существенное влияние на быстродействие вычислительной системы и на искажения сигналов при арохождении их по линиям связи. [11]
Отказы в межсоединениях за счет электродиффузии, как правило, возникают при прохождении постоянного тока. Снижение вредного влияния электродиффузии на надежность систем межсоединений в БИС достигается применением различных конструктивных и технологических способов, например путем использования дорожек с большей шириной ( что, однако, приводит к снижению плотности интеграции), применением стеклянных покрытий, предохраняющих от коротких замыканий, использованием методов, позволяющих выращивать крупнозернистые пленки или пленки с такой ориентацией зерен, при которой эффект электродиффузии снижается. Однако все эти методы не дают сколько-нибудь существенных результатов. Более эффективным следует считать введение в алюминий различных добавок, ограничивающих процесс электродиффузии по границе зерен. [12]
Основное направление микроминиатюризации связано с уменьшением размеров активных и пассивных элементов. Повышение плотности этих элементов приводит, однако, к важной проблеме создания системы межсоединений, обеспечивающих объединение этих элементов в схему и ввод и вывод сигналов из - микросхемы. Не менее сложной является задача создания системы межсоединений многослойной печатной платы, на которой ведется монтаж этих микросхем. Из него видно, что - общая длина межсоединений для современной большой интегральной схемы ( БИС) достигает 1320 мм при ширине пленочных проводников 50 мкм, отделенных друг от друга зазором 100 мкм. [13]
Реже используются варианты добавления стандартных фрагментов на этапах топологического проектирования, хотя именно топологическая оптимизация может резко улучшить временные характеристики фрагмента при сохранении его размеров. Для БМК фирма-разработчик IP-core должна обеспечить простоту переноса топологии стандартного фрагмента ( систему межсоединений) на произвольное место среди массива вентилей. Для технологии стандартных ячеек может использоваться как перенос топологии стандартной ячейки на любое место массива ячеек, так и фиксированное размещение в кристалле стандартных фрагментов. [14]
Организация системы межсоединений в БИС и СБИС является важнейшей проблемой их конструирования и изготовления. От правильного ее решения зависят повышение технических параметров ИС и улучшение экономических показателей ее производства: экономия площади кристалла, повышение выхода годных и надежности и др. Чтобы избежать чрезмерной потери площади кристалла используется двух - или трехслойная система межсоединений с соответствующей организацией связи между слоями. [15]
Страницы: 1 2