Двоичное сложение

Cтраница 1

Двоичные сложения без переноса, определяемые соотношениями (10.1) - (10.6), могут быть очень просто выполнены при последовательной работе, если посылать на вход того же двоичного триггера импульсы, которые заставляют его изменять свое состояние каждый раз, когда в коде появляется единица, начиная с цифры самого старшего разряда. Триггер в этом случае последовательно выдает на своем выходе цифры соответствующего натурального кода. [1]

Арифметические микрокоманды выполняют двоичное сложение и вычитание. [2]

Сложение выполняется как простое двоичное сложение и в конце выполнения операции к промежуточному результату добавляется разряд переноса. При вычитании вычитаемое снача -: ла преобразуется в обратный код, затем складывается с уменьшаемым, а в конце к результату добавляется бит переноса. [3]

Благодаря простоте правил двоичного сложения, вычитания и умножения применение в ЭВМ двоичной системы счисления позволяет упростить схемы устройств, выполняющих арифметические операции. [4]

Благодаря простоте правил двоичного сложения, вычитания и умножения применение в ЦВМ двоичной системы счисления позволяет улростить схемы арифметических устройств. [5]

Благодаря простоте правил двоичного сложения, вычитания и умножения применение в ЦВМ двоичной системы счисления позволяет упростить схемы арифметических устройств. [6]

Каждый раз после двоичного сложения двух байтов в двух флажках ( флажке обычного переноса и флажке вспомогательного, или полупереноса) устанавливаются определенные значения. Флажок полупереноса устанавливается в 1 при переносе разряда от бита 3 к биту 4 и используется последующей командой десятичной коррекции для соответствующей корректировки кода BCD. Вообще команда десятичной коррекции работает только со сложением, так как соответствующие корректировки операций сложения и вычитания различны. В набор команд микропроцессора Z80 включена команда десятичной коррекции. Эта команда выполняет корректировку кодов BCD как после сложения, так и после вычитания. При выполнении операции вычитания в 1 устанавливается специальный флажок, называемый флажком вычитания. [7]

Структурная схема микро - ЭВМ. [8]

Арифметическое логическое устройство обеспечивает двоичное сложение И вычитание, сдвиг данных на любое число разрядов в любом направлении. Регистр, связанный с АЛУ, является регистром результата и называется аккумулятором А. Он выполняет операции простого и циклического сдвигов, хранит один из операндов, служит в качестве приемного регистра для запоминания результатов, полученных АЛУ. Отдельный выход АЛУ поступает на регистр адреса памяти РАЛ, затем через буферное устройство БУ - на выходную шину. Программный счетчик ПСч содержит адрес следующей команды, указывает, в какой части программы находится МП, и обеспечивает прохождение микропроцессором всей программной памяти. Команды, считанные из памяти, поступают в регистр команд РК. С помощью регистра РК и дешифратора Дш определяют позиции разрядов и подают сигналы на схему УУС, обеспечивающую необходимую последовательность операций в МП при выполнении команды. Обычно МП содержит два набора регистров, которые с помощью мультиплексора ( М) подключаются к информационной шине ИШ: один - регистр сверхоперативного запоминающего устройства ( СОЗУ) - служит для временного запоминания данных при их преобразованиях, другой - адресный стек ( АС) - в основном для запоминания адресных ячеек в процессе вычисления и воспроизведения их в обратном порядке. [9]

Структурная схема микро - I п - ц. [10]

Арифметическое логическое устройство обеспечивает двоичное сложение и вычитание, сдвиг данных на любое число разрядов в любом направлении. Регистр, связанный с АЛУ, является регистром результата и называется аккумулятором А. Он выполняет операции простого и циклического сдвигов, хранит один из операндов, служит в качестве приемного регистра для запоминания результатов, полученных АЛУ. Отдельный выход АЛУ поступает на регистр адреса памяти РАЛ, затем через буферное устройство БУ - на выходную шину. Программный счетчик ПСч содержит адрес следующей команды, указывает, в какой части программы находится МП, и обеспечивает прохождение микропроцессором всей программной памяти. Команды, считанные из памяти, поступают в регистр команд РК. С помощью регистра РК и дешифратора Дш определяют позиции разрядов и подают сигналы на схему УУС, обеспечивающую необходимую последовательность операций в МП при выполнении команды. Обычно МП содержит два набора регистров, которые с помощью мультиплексора ( М) подключаются к информационной шине ИШ: один - регистр сверхоперативного запоминающего устройства ( СОЗУ) - служит для временного запоминания данных при их преобразованиях, другой - адресный стек ( АС) - в основном для запоминания адресных ячеек в процессе вычисления и воспроизведения их в обратном порядке. [11]

В описанной выше схеме двоичное сложение и коррекция производятся последовательно на одном С-В. Если ввести в схему дополнительный С-В для коррекции, то время сложения ( вычитания) сокращается приблизительно вдвое. [12]

Заметим, что если первоначальное двоичное сложение или прибавление корректирующего числа приводят к возникновению переноса, то при сложении значений двух десятичных разрядов двоично-десятичных чисел осуществляется перенос в следующий десятичный разряд. [13]

Схема выполнения. [14]

Рассмотрим выполнение операций, двоичного сложения двух однобайтовых чисел в АЛУ ЕС-1022. [15]

Страницы: 1 2 3 4