Содержимое - таймер
Cтраница 2
Таймер СОР считает от 7 или 64 до 0 и обеспечивает сигнал сброса для кристалла DSP. Содержимое таймера СОР не может быть прочитано. [16]
Таймер CPU представляет собой двоичный счетчик, формат которого совпадает с форматом часов, за исключением того, что бит 0 рассматривается в качестве бита знака. Обычно содержимое таймера уменьшается путем вычитания 1 из значения бита 51 каждую микросекунду. В моделях с большей или меньшей разрешающей способностью 1 вычитается из содержимого какого-либо другого бита, причем с такой частотой, что скорость уменьшения значения в таймере CPU остается такой же, как в случае вычитания 1 из содержимого бита 51 каждую микросекунду. Разрешающая способность таймера CPU такова, что скорость изменения значения сравнима со скоростью выполнения команд в данной модели. [17]
 |
Описание выводов БИС контроллера состояний. [18] |
Управляет индикацией содержимого таймеров на шине D. При П 0, независимо от кода на шинах МК, D индицирует содержимое таймеров ТМР0 и ТМ. [19]
Доступ к значению содержимого таймера осуществляется путем выборки слова из ячейки 80 в качестве операнда, при условии что ячейка не защищена от выборки. Если эта ячейка защищена, то любая попытка изменить содержимое таймера вызывает программное прерывание по защите. Содержимое таймера при этом остается без изменения. [20]
Доступ к значению содержимого таймера осуществляется путем выборки слова из ячейки 80 в качестве операнда, при условии что ячейка не защищена от выборки. Если эта ячейка защищена, то любая попытка изменить содержимое таймера вызывает программное прерывание по защите. Содержимое таймера при этом остается без изменения. [21]
Запрос на прерывание от интервального таймера возникает всякий раз, когда положительное значение содержимого таймера, включая 0, сменяется отрицательным. Запрос на прерывание хранится в процессоре до тех пор, пока не произойдет прерывание от интервального таймера или пока не будет выполнен сброс. Переполнение, возникающее при переходе содержимого таймера от наибольшего отрицательного числа к наибольшему положительному, не принимается во внимание. [22]
 |
Описание выводов БИС контроллера состояний. [23] |
Управляет индикацией содержимого таймеров на шине D. При П 0, независимо от кода на шинах МК, D индицирует содержимое таймеров ТМР0 и ТМ. [24]
К средствам отсчета логического времени относятся таймер CPU и интервальный таймер, работающий в режиме отсчета логического времени. Режим работы определяет соответствующий бит в дескрипторе. Сложностей при реализации таймера CPU и интервального таймера логической конфигурации не возникает: содержимое таймера CPU запоминается как часть процедуры деактивации дескриптора в поле логического таймера CPU, a значение интервального таймера остается неизменным в ячейке с адресом 80 в реальном адресном пространстве логической конфигурации. До тех пор пока логическая конфигурация остается неактивной, таймер CPU и интервальный таймер не продвигаются. При выполнении активации дескриптора в таймер CPU помещается содержимое поля логического таймера CPU. Далее таймер CPU и интервальный таймер снова начинают продвигаться. [25]
Супервизор времени программно следит за содержимым специальных байт памяти, называемых псевдочасами. Величина каждого нового интервала, заносимая в таймер, добавляется к содержимому псевдочасов, поэтому в псевдочасах все время присутствует момент окончания очередного интервала. Поскольку значение таймера соответствует времени, оставшемуся до завершения интервала, точное время получается как разность содержимого псевдочасов и содержимого таймера. Именно поэтому, если от задач не поступает запросов на отсчет интервала, Супервизор времени автоматически поддерживает работу таймера, выдавая каждые 6 часов заказ на 6-часовой интервал. [26]
После получения зуммерного сигнала абонент приступает к набору номера. Прием цифр номера ЦУУ посредством СПП обслуживания ШК производит периодически, читая состояние ПУУ ШК. После первой принятой цифры ЦУУ снимает зуммерный сигнал Ответ станции, набранная цифра перезаписывается из ПУУ ШК в первую тетраду четвертой строки ОЗУ ШК, содержимое таймера сбрасывается. В дальнейшем очередная набранная цифра перезаписывается из ПУУ ШК в соответствующую тетраду массива цифр ОЗУ ШК. [27]
Запрос на прерывание от таймера CPU действует в течение всего времени, пока содержимое таймера CPU отрицательно, а не только тогда, когда положительное значение меняется на отрицательное. Поэтому перед установкой нового значения в таймер CPU не нужна проверка того, что это значение положительно. Ранее записанное в память содержание таймера CPU могло бы оказаться отрицательным, если бы между моментом прерывания, не связанным с таймером CPU, и моментом записи значения из таймера CPU внешние прерывания были запрещены, а положительное значение содержимого таймера CPU сменилось на отрицательное. [28]
Из внешних прерываний выделим прерывание, поступающее от таймера. Таймер служит для организации программным способом часов, показывающих время суток. Из этого слова производится вычитание единицы с частотой 50 или 60 Гц в зависимости от частоты электросети. Содержимое таймера рассматривается как целое число со знаком и может обрабатываться по правилам операций с фиксированной запятой. [29]
Если одновременно работает таймер CPU и идут часы, то скорости изменения их значений одинаковы. Обычно одновременная работа с процессором системы ввода-вывода не влияет на последовательное изменение значений таймера CPU. Однако в некоторых моделях во время интенсивной работы ввода-вывода и при наличии других аналогичных ситуаций таймер CPU может быть остановлен. В таких случаях таймер CPU дает более точное значение времени процессора, затраченного на выполнение программы, чем в случае продолжения работы этого таймера. Содержимое таймера CPU уменьшается, когда процессор выполняет команды, во время состояния ожидание и во время начальной загрузки программы. Его содержимое изменяется, когда процессор находится в состоянии стоп. Если переключатель рода работы на пульте управления системой находится в положении, соответствующем покомандной работе, содержимое таймера CPU уменьшается только в тот период времени, в течение которого процессор действительно выполняет какой-либо элемент операции. Возможность изменения содержимого таймера в тех случаях, когда часы неисправны или отключены или когда процессор находится в состоянии стоп при сбое, зависит от конкретной модели. [30]
Страницы: 1 2 3