Cтраница 2
Примечание: X - состояние на входе не влияет на состояние на выходе; г-переключение напряжения из состояния низкого уровня в состояние высокого уровня. [16]
Примечание: X - состояние на входе не влияет на состояние на выходе; г - переключение напряжения из состояния низкого уровня в состояние высокого уровня. [17]
Примечание: X - состояние на входе не влияет на состояние на выходе; JT - переключение напряжения из состояния низкого уровня в состояние высокого уровня. [18]
Примечание: X - состояние на входе не влияет на состояние на выходе; г - - переключение напряжения из состояния низкого уровня в состояние высокого уровня. [19]
При чтении состояния входные сигналы CTS и DSR устанавливаются за 8ТС до перехода сигнала RD из состояния высокого уровня в состояние низкого уровня. [20]
Примечание: - неустойчивое состояние; X - безразличное состояние ( 0 или 1); Г - переход из состояния низкого уровня напряжения в высокий уровень. [21]
Примечание: a, b, с, d - состояние на входах 0, 1 2, 4 соответственно; X - состояние низкого уровня О или высокого уровня 1; - 1 - переход из состояния высокого уровня в низкий. [22]
Длительность сигнала низкого уровня интегральной микросхемы / IVL ( T) - интервал времени от момента перехода сигнала интегральной микросхемы из состояния высокого уровня в состояние низкого уровня до момента его перехода из состояния низкого уровня в состояние высокого уровня, измеренный на заданном уровне напряжения. [23]
Длительность сигнала низкого уровня интегральной микросхемы / IVL ( T) - интервал времени от момента перехода сигнала интегральной микросхемы из состояния высокого уровня в состояние низкого уровня до момента его перехода из состояния низкого уровня в состояние высокого уровня, измеренный на заданном уровне напряжения. [24]
Длительность тактовых импульсов фазы 1 - интервал времени от момента перехода напряжения тактовых импульсов фазы 1 из состояния низкого уровня в состояние высокого уровня до момента перехода напряжения тактовых импульсов фазы 1 из состояния высокого уровня в состояние низкого уровня, измеренный на уровне 0 9 от амплитуды тактовых импульсов фаз. [25]
Условия записи входной информации: импульс входной информации ( минимальное UBX или минимальное L / вх) должен присутствовать на входе регистра не менее 100 не до начала перехода импульса фазы Ф1 из состояния высокого уровня в состояние низкого уровня и заканчиваться одновременно или после окончания перехода импульса фазы 1 из состояния высокого уровня в состояние низкого уровня. [26]
Длительность сигнала высокого уровня интегральной микросхемы г - iv л ( т1) - интервал времени от момента перехода сигнала из сос-юяния низкого уровня в состояние высокого уровня до момента перехода его из состояния высокого уровня в состояние низкого уровня, измеренный на заданном уровне напряжения. [27]
Условия записи входной информации: импульс входной информации ( минимальное входное напряжение высокого уровня или максимальное входное напряжение низкого уровня) должен присутствовать на входе регистра не менее 100 не до начала перехода импульса фазы Ф1 из состояния высокого уровня в состояние низкого уровня. [28]
Условия записи входной информации: импульс входной информации ( минимальное UBX или минимальное L / вх) должен присутствовать на входе регистра не менее 100 не до начала перехода импульса фазы Ф1 из состояния высокого уровня в состояние низкого уровня и заканчиваться одновременно или после окончания перехода импульса фазы 1 из состояния высокого уровня в состояние низкого уровня. [29]
Для исключения задержки ( сдвига) бита данных, например начала приема информации по входу RxD с п-го периода частоты синхронизации сигнала RxC, необходимо на выводе SYNDET / BD в период п - 1 частоты синхронизации установить напряжение высокого уровня не более чем за ОТС до начала перехода положительного полупериода сигнала RxC из состояния высокого уровня в состояние низкого уровня. [30]