Высокоимпедансное состояние

Cтраница 1

Высокоимпедансное состояние само по себе не является логическим, но входной сигнал, создающий его, может определять логический уровень на выходе системы, в которую входит данная микросхема. [1]

Высокоимпедансное состояние не может быть присвоено сигналу через обычное логическое выражение или таблицу. [2]

Высокоимпедансное состояние - состояние не 0, нг 1 на выходе электронной схемы с тремя состояниями, при котором выход схемы отключается от нагрузки. [3]

Временные диаграммы последовательности чтения ( а и записи ( б. [4]

АО переводятся в высокоимпедансное состояние. В этом же такте процессор генерирует управляющий сигнал чтения jRD 0, который разрешает адресуемому устройству ( памяти или ВУ) выставить данные на системную ШД. [5]

Плавающий потенциал - высокоимпедансное состояние буферной схемы с тремя состояниями, при котором выходные цепи схемы отключаются от нагрузки. [6]

Вывод TDO находится в высокоимпедансном состоянии во всех состояниях, за исключением Сдвиг-DR и Сдвиг-IR. В этих состояниях TDO модифицируется по отрицательному фронту ТСК. TDI выставляется по положительному фронту ТСК. [7]

В такте Т2 цикла чтения линии адреса / данных переводятся в высокоимпедансное состояние, а во время цикла записи на эти линии помещаются данные. Во время такта ТЗ данные удерживаются на шине для записи или чтения и в такте Т4 цикл заканчивается. Сопроцессор ВМ89 может осуществлять пересылки данных по 16 - либо по 8-разрядной ШД, причем во втором случае адрес, присутствующий на линиях AD15 - AD8, удерживается в течение всего цикла работы с шинами, как показано на рис. 3.30, а. Управление пересылкой старшего и младшего байтов по ШД сопроцессор осуществляет так же, как и ЦП ВМ86, с помощью сигнала разрешения старшего байта ВНЕ. [8]

При отсутствии сигналов на входах X и У двунаправленный ключ находится в высокоимпедансном состоянии, при котором линия передачи информации между А и В отключена. [9]

Примечание: X - любое состояние ( 1 или О); - хранение состояния триггера; Z - высокоимпедансное состояние. [10]

В число управляющих сигналов этих модулей введен сигнал разрешения, в отсутствии которого линии входа / выхода находятся в высокоимпедансном состоянии. Очевидно, что ipm rom не имеет линий входа данных и сигнала разрешения записи. [11]

Многие МИС выполняют с ключами на выходе, что позволяет получать кроме двух логических сигналов О и 1 еще и третье высокоимпедансное состояние отключено, соответствующее отсоединению выходного вывода от внутренних цепей микросхемы. Введение высокоимпедансного состояния, обозначаемого Z, позволяет поочередно подключать несколько микросхем к одному и тому же приемнику информации. Например, микросхема 564 ЛН1 ( рис. 3.1 ж) представляет собой шесть мощных инверторов с тремя выходными состояниями. При сигнале управления С31 ( иногда этот сигнал обозначают EZ) все инверторы находятся в высокоимпедан-сном состоянии, независимо от сигналов на других входах. [12]

Из временных диаграмм на рис. 4.14 видно, что состояние порта BUS при этом разрушается, а его выход после выполнения операции переходит в высокоимпедансное состояние. [13]

Примечание: X -любое состояние ( 1 или О); Г - передний фронт импульса синхронизации; - хранение состояния триггера; Z - высокоимпедансное состояние. [14]

Примечание: X - любое состояние ( 1 или О); Г - передний фронт импульса синхронизации; - хранение состояния триггера; Z - высокоимпедансное состояние. [15]

Страницы: 1 2 3 4