Поразрядное сравнение

Cтраница 3

К высокоскоростным относятся кодо-и время-импульсные преобразователи, а также преобразователи поразрядного сравнения. [31]

При выполнении сравнения ( - - Х-1) в машине производится поразрядное сравнение содержимого сумматора или ячейки, указанной во втором адресе команды, с содержимым ячейки, указанной в первом адресе команды. [32]

Структурная схема позиционной системы. [33]

Сравнивающее устройство собирается на модулях струйной техники СТ-3, представляющих собой ячейку поразрядного сравнения. Для сравнения многоразрядных чисел ячейки собираются в блок по пирамидальной схеме. Сравниваемые числа подаются в ячейки, образующие основание пирамиды, а результат сравнения получается из ячейки, находящейся на вершине. Сравнивающее устройство этого типа выдает знак разности между заданным и отработанным значением параметра, что дает возможность не задавать информацию о направлении перемещения. [34]

Сущность алгоритма ДКУ заключается в параллельном выделении приоритетного кода запроса с помощью поразрядного сравнения кодов приоритета в асинхронном режиме одновременно во всех устройствах интерфейса, выставивших запросы. [35]

Начало процесса реализации ритмического слова будем соотносить с тем моментом, с которого начинается поразрядное сравнение его значений ео значениями отмеченного для него участка оперативной памяти. [36]

Эта ИС применяется для формирования значения контрольного разряда тетрады информации, а также для поразрядного сравнения. [37]

В некоторых случаях, например в управляющих машинах, применяют полное дублирование информации с последующим поразрядным сравнением. [38]

К модулям арифметических операций относятся модули полного одноразрядного сумматора, полного одноразрядного вычи-тателя, вентили и ячейки поразрядного сравнения, необходимые для построения вычислительных устройств. [39]

Функциональная схема узла контроля достоверности информации схему ИЛИ. поступает на узел управления передачей и с помощью схем ИЛИ, И на выделенных для него тактах посылается в линию связи. Вслед за этим через схемы И, ИЛИ блок управления передачей посылает в линию связи последовательный код номера КП, имеющего. информацию. 1. [40]

Контроль достоверности по методу повторения ( рис. V.14) основан на двукратном приеме информации, запоминании ее регистром 1, поразрядном сравнении одних и тех же тактов при приеме и контроле. Несовпадение хотя бы одного разряда информации приводит к формированию на выходе схемы И - ИЛИ2 сигнала о наличии ошибки. [41]

Двоичный код одного операнда считается логически больше двоичного кода другого операнда, если при несравнении соответствующих разрядов у него оказалась 1 при поразрядном сравнении слева направо. [42]

Схемный контроль выполнения состоит в проверке правильности арифметических операций ( сложения, вычитания, умножения и деления), логических операций ( логического умножения, поразрядного сравнения, операции сдвига) и операций передачи числа и группы чисел. [43]

Команды логического сравнения CLR, CL, CLC ( COMPARE LOGICAL) - СРАВНЕНИЕ КОДОВ и CLI ( COMPARE LOGICAL IMMEDIATE) - СРАВНЕНИЕ КОДОВ НЕПОСРЕДСТВЕННОЕ предназначены для поразрядного сравнения операндов. [44]

Команды логического сравнения С1 - Я, CL, CLC ( COMPARE LOGICAL) - СРАВНЕНИЕ КОДОВ и CLI ( COMPARE LOGICAL IMMEDIATE) - СРАВНЕНИЕ КОДОВ НЕПОСРЕДСТВЕННОЕ предназначены для поразрядного сравнения операндов. [45]

Страницы: 1 2 3 4 5