Старт-бит
Cтраница 2
 |
Формат команды программируемого связного адаптера.| Формат слова состояния программируемого связного адаптера. [16] |
Истинность этого события проверяется вторично опросом состояния R х D в середине такта. Если старт-бит не подтверждается ( R х D 1), то приемник возвращается в исходное состояние. При подтверждении старт-бита прием кадра разрешается. Считывание очередного бита выполняется в середине такта его передачи. Если при приеме будет обнаружена ошибка четности, то установится в 1 флажок РЕ. [17]
Истинность этого события проверяется вторично опросом состояния R х D в середине такта. Если старт-бит не подтверждается ( R х D 1), то приемник возвращается в исходное состояние. При подтверждении старт-бита прием кадра разрешается. Считывание очередного бита выполняется в середине такта его передачи. Если при приеме будет обнаружена ошибка четности, то установится в 1 флажок РЕ. [18]
Функциональный код передается на вход дешифратора D, выход которого подключен ко входу блока прерывания. Процессору LPU выдается сигнал прерывания, уровень которого определяется функциональным кодом. В результате этого запускается находящаяся в LROM соответствующая программа обработки сообщения, работа которой кончается формированием соответствующего ответного сообщения в передающем регистре RO. Это сообщение доформировывается на аппаратном уровне старт-битом и контрольным полиномом ( ВСН) и высылается через адаптер LC на линию в последовательном коде. Одновременно запускается контрольный таймер WT. Это прерывание дает возможность для обработки ошибки повторять выдачу сообщения или же после определенного числа повторений извещать диспетчера системы об ошибке. [19]
Страницы: 1 2