Структура - процессор
Cтраница 1
Структура процессора, состоящего из регистров общего назначения ( РОН), арифметико-логического устройства АЛУ, регистра состояния процессора РСП и устройства управления магистралью УУМ, показана па рис. 10.11. Процессор, подключаемый к общей магистрали, управляет временным распределением общей магистрали для устройств ввода-вывода, декодирует команды и выполняет арифметические и логические операции. Он содержит 8 ( RO - R7) 16-разрядных РОН, которые могут использоваться как накапливающие, индексные, с автоувеличением и автоуменьшением или как указатели стеков для временного запоминания данных в оперативной памяти, для выборки операндов и затем результатов при выполнении арифметических и логических операций. [1]
Структура процессоров может обеспечить работу вычислительных систем в реальном масштабе времени. [2]
 |
Упрощенная схема процессора. [3] |
Структура процессора ( рис. 3.11) упрощена, а связь между отдельными устройствами показана условно, в действительности она осуществляется через систему шин. [4]
Структура процессора включает основные узлы: управления, АЛУ, связи с ПУ, пульт. [5]
Структура процессора построена по принципу аппара-тно-микропрограммного управления. За один машинный цикл обрабатываются три машинные команды. Это достигается в результате параллельной работы трех основных блоков процессора: центрального управления, арифметического и управления памятью. [6]
Структура процессора DOKIN представлена на рис. 8, который является сочетанием конечного автомата, производящего синтаксический анализ входного текста, с процессором, выполняющим шесть типов команд. Четыре команды предназначены для определения значения индекса входимого числа и две - для иидентификации имени показателя. [7]
 |
Использование СШ и ШВВ в местной ( а и удаленной ( б конфигурации. [8] |
Структура процессора ввода - вывода ( рис. 4.4) включает несколько функциональных узлов, соединенных 20-битовой внутренней шиной для получения максимальной скорости внутренних пересылок. В отличие от 16-битовой внешней шины по внутренней шине осуществляются пересылки как 16 -, так и 20-битовых значений адресов и данных. [9]
Структура процессора двумерной свертки [9] на основе ортогональных конвейеров свертки отличается распределенным выполнением ортогонального конвейера суммирования. [10]
Одноразрядность структуры процессора, функционирующего в СОК, предъявляет требования модульности при вычислении позиционных характеристик. [11]
В структуре процессора ( рис. 2.1) использована регистровая схема построения узлов, объединенных системой единых магистралей, и микропрограммное управление. [12]
В структуре процессора ввода-вывода имеются два функционально независимых процессора групп каналов со своими группами каналов, включающими в себя один байт-мультиплексный канал и пять блок-мультиплексных каналов. Функциями процессора группы каналов являются общее управление каналами и связь с оперативной памятью, центральным процессором и пультом управления. Процессор группы каналов имеет микропрограммное управление, реализованное с помощью памяти микропрограмм емкостью 40Э6 72-разрядных слов. Связь с оперативной памятью производится через адаптер памяти, снабженный буфером на 64 32-разрядных слова. Для связи с пультом имеется специальный сервисный адаптер. [13]
В основу структуры процессора СМ-2410 положен принцип развитой структурной интерпретации, позволяющий сохранить подобие рабочей программы, записанной во внутреннем языке процессора, и исходной программы, записанной на языке АНАЛИТИК-79. При этом преобразование рабочей программы с программного уровня внутреннего языка на микропрограммный осуществляется с помощью ступенчатого микропрограммного управления. Верхний уровень устройства управления интерпретирует рабочую программу в последовательности микрооператоров, нижний - интерпретирует микрооператоры в последовательности микрокоманд, каждая из которых определяет микрссигналы управления блоками процессора. Фиксация алгоритмов интерпретации верхнего уровня осуществляется в перезагружаемом оперативном запоминающем устройстве. Алгоритм интерпретации нижнего уровня фиксируется в программируемом постоянном запоминаю - щем устройстве и схемным способом в виде автоматов в схемах управления. [14]
В зависимости от структуры процессора и его назначения для преобразования результата обработки в электрический сигнал используются фотоэлектрические преобразователи различного типа: фотоэлектронные умножители; фотодиоды и фототранзисторы; передающие телевизионные трубки; приборы с зарядойой связью; матричные фотоприемники; сканисторы; пози-ционно-чувствительные фотоприемники и другие типы фотодетекторов. [15]
Страницы: 1 2 3 4