Cтраница 4
Регистр адреса результата уровня Т ( PAT) является своеобразным собирателем кодов адресов, направляемых в блок управления памятью для организации записи в ОП; при работе с каналами адрес записи из PAT выдается на шины адреса устройств ввода-вывода. При выполнении инструкций форматов RX и RS адрес в PAT вводится из регистра исполнительного адреса ( РИА) блока сумматора адреса, а при выполнении инструкций формата SS - из регистра РА блока центрального управления. Если запись в оперативную память производится с пульта управления, то адрес в PAT вводится из наборного регистра адреса ПУ. При прерываниях на PAT [17-20] передается информация из блока прерываний; эта информация при сбросе в нулевое состояние PAT 10 - 163 используется для формирования адреса записи старого ССП. [46]
Устройство сопряжения с каналом позволяет формировать 20-разрядный адрес памяти, выбирать команды из памяти, формировать очереди команд и запоминать результаты выполнения команд в памяти. Устройство содержит шесть 8-разрядных регистров очереди команд, четыре 16-разрядных сегментных регистра, а также регистры адреса, обмена и сумматор адреса. [47]
При выполнении этих операций сложение или вычитание порядков оперантов производится в той части арифметического устройства, где складываются или вычитаются порядки при операциях умножения и деления. Но при этом приходится пересылать содержимое семи младших разрядов первого исполнительного адреса из того регистра, где он вычисляется ( сумматора адресов), в разряды порядка первого операнта. На это тратится дополнительное время, поэтому операции ЯЯ и - - ПП выполняются существенно быстрее, чем операции АП и - ЛЯ. [48]
При выполнении этих операций сложение или вычитание порядков оперантов производится в той части арифметического устройства, где складываются или вычитаются порядки при операциях умножения и деления. Но при этом приходится пересылать содержимое семи младших разрядов первого исполнительного адреса из того регистра, где он вычисляется ( сумматора адресов), в разряды порядка первого операнта. На это тратится дополнительное время, поэтому операции - ПП и - ПП выполняются существенно быстрее, чем операции АП и - АП. [49]
Принципы формирования исполнительного адреса поясняются с помощью схемы, приведенной на рис. 7.15 и отражающей основной состав блока сумматора адреса. Основными узлами рассматриваемого блока являются: входной сумматор адреса ( СМА1) с регистрами переноса ( РП) и суммы ( PC), основной сумматор адреса ( СМА2) с выходным регистром исполнительного адреса ( РИА), группы вентилей. Схема, управляющая работой сумматоров, а также некоторые вспомогательные узлы на рисунке не показаны. [50]
Каждому уровню отвечают функционально независимые узлы и блоки ЦУУ. Так, первому уровню, или уровню К, отвечает в ЦУУ блок выборки команд, второму уровню, или уровню Ч - блок сумматора адреса, блок центрального управления и блок выборки данных, а третьему уровню, или уровню Т, - блок адреса результата совместно с АЛБ. [51]