Cтраница 2
![]() |
Инвертирующий сумматор на ОУ ( а и временные диаграммы сигналов на его входах и выходе ( б. [16] |
Знак минус показывает, что наряду с суммированием происходит инвертирование полярности сигналов. На рис. 2.21 6 приведены временные диаграммы, иллюстрирующие работу инвертирующего сумматора. [17]
На основе (8.5) можно получить выражение, аналогичное (8.3), с помощью которого определяется абсолютная погрешность сумматора. Нетрудно видеть, что с ростом числа входов ошибка суммирования инвертирующего сумматора будет увеличиваться. В связи с этим для сумматора необходимо выбирать ОУ с параметрами, которые в какой-то степени приближаются к идеальным. К недостаткам этого сумматора также относится инверсия входных сигналов, происходящая в процессе суммирования. В том случае, когда отдельным входным напряжениям необходимо придать различные веса, используются схемы суммирования с масштабными коэффициентами. [18]
Поскольку Кц ОУ очень велик, то весьма малое значение Uy может вызвать существенные значения UDhlxKuUy Ненулевое иеых при мвх0 затрудняет использование ОУ. Схема рис. 2.24 с резистором R является практической схемой инвертирующего ОУ. Аналогичные дополнения вносятся в схемы интегратора и инвертирующего сумматора. В схеме рис. 2.18, а также стремятся выбрать резисторы в цепи ОС таким образом, чтобы сопротивление для входных токов прямого и инверсного входов было одинаковым. [19]
Логарифмические и антилогарифмические схемы на основе ОУ требуются для выполнения аналогового умножения, деления, сжатия сигнала и отыскания значений логарифмов и показательных функций. Схемы умножения создаются на основе логарифмирующих звеньев. Схемы деления отличаются от схем умножения тем, что в первых применяются ОУ с дифференциальным входом вместо инвертирующего сумматора. [20]
Поскольку Ки ОУ очень велик, то весьма малое значение Uy может вызвать существенные значения L / BUX - KuUy. Ненулевое с / вых при ивх 0 затрудняет использование ОУ. Схема рис. 2.24 с резистором R является практической схемой инвертирующего ОУ. Аналогичные дополнения вносятся в схемы интегратора и инвертирующего сумматора. В схеме рис. 2.18, а также стремятся выбрать резисторы в цепи ОС таким образом, чтобы сопротивление для входных токов прямого и инверсного входов было одинаковым. [21]