Параллельный сумматор
Cтраница 2
Построение параллельного сумматора иллюстрируется схемой на рис. 112, а. Количество одноразрядных сумматоров в такой схеме равно количеству разрядов складываемых чисел. [16]
 |
Функциональная схема сумматора на клапанах И-ИЛИ-НЕ. [17] |
Быстродействие параллельных сумматоров в основном определяется скоростью распространения сигнала переноса. Поэтому особое внимание при построении сумматоров следует обращать на организацию цепи распространения сигнала переноса. [18]
 |
Параллельный сумматор накапливающего типа. [19] |
Быстродействие параллельных сумматоров в основном определяется скоростью распространения сигнала переноса. [20]
Быстродействие параллельного сумматора, одна из схем которого приведена на рис. 58, б, значительно выше, чем сумматора последовательного действия. [21]
Быстродействие параллельных сумматоров в основном определяется скоростью распространения сигнала переноса. Поэтому особое внимание при построении сумматоров следует обращать на организацию цепи распространения сигнала переноса. [22]
 |
Логическая схема динамического триггера.| Последовательный двоичный сумматор.| Логическая схема последовательного сумматора.| Параллельный двоичный сумматор. [23] |
В параллельном сумматоре ( рис. 5 - 53) все цифры первого и второго слагаемых вводятся в сумматор одновременно. Поэтому для сложения требуется суммирующий блок для каждой цифровой позиции ( разряда) числа. [24]
В параллельном сумматоре информационные биты всех разрядов поступают на входы одновременно. Результат ( сумма) появляется на выходе практически мгновенно. Параллельный сумматор на рис. 9.7 относится к классу комби-нанионных логических схем. Для фиксации данных на входах и выходах сумматоров обычно используются различные дополнительные регистры. [25]
В параллельных сумматорах, состоящих из одноразрядных, цепь переноса из разряда в разряд получается последовательной. Это вызнано тем, что сигнал переноса в каждом следующем разряде может быть образован только после формирования сигнала переноса в предыдущих разрядах. [26]
В параллельных сумматорах, состоящих из одноразрядных, цепь переноса из разряда в разряд получается последовательной. Это вызвано тем, что сигнал переноса в каждом следующем разряде может быть образован только после формирования сигнала переноса в предыдущих разрядах. [27]
В параллельном сумматоре сложение осуществляется в одноразрядных сумматорах, число которых определяется разрядностью кода слагаемого с учетом знакового разряда. В качестве одноразрядных сумматоров используются комбинационные или накапливающие элементы. [28]
В полном параллельном сумматоре все разряды слагаемых подаются на входы устройства одновременно, при этом обработка данных производится сразу для всех разрядов. [29]
Рассмотренная схема параллельного сумматора с групповым переносом позволяет разрабатывать арифметические устройства с широким диапазоном по быстродействию на основе интегральных схем с базовыми элементами одноступенчатой и двухступенчатой логики. [30]
Страницы: 1 2 3 4 5