Первый сумматор

Cтраница 1

Двухфазный последовательный сумматор. [1]

Первый сумматор ( слева на рис. 3.40) принимает информацию по 1 - й фазе тактовых импульсов, а второй ( правая часть рис. 3.40) - по 2 - й фазе. [2]

Первый вход первого сумматора по модулю 2 служит входом схемы, на который подается двоичная тест-последовательность. Она может быть любой длины, но в конце цикла обработки анализируется только 16-битовое число, зафиксированное в регистре. Это число, выраженное в шестнадцатеричном коде, и представляет сигнатуру данной тест-последовательности. Так как число знаков сигнатуры намного меньше числа бит тест-последовательности, то говорят, что сигнатурный анализатор осуществляет сжатие информации. [3]

Схемы устройств запаздывания пневмосиг-налов. [4]

Установившиеся колебания на выходе первого сумматора, найденные из решения (5.139), описываются выражением РВЫХ. [5]

Схема цифрового фильтра верхних частот. [6]

Решающий блок ИС 2 соответствует первому сумматору на рис. 22.14, а ИС 5-второму. Задержка на длительность такта обеспечивается 9 помощью ИС 3 и 4, которые содержат по четыре D-триггера, срабатывающих по фронту импульса. Триггеры в ИС 1 служат для синхронизации входного сигнала. [7]

Выход дифференциатора 3 соединен с входом первого сумматора 8, второй вход которого подключен к выходу масштабирующего звена б и ко второму входу трехпозиционного релейного блока 4, а выход через конденсатор 9 соединен с суммирующей точкой операционного усилителя. Третий вход и выход трехпозиционного релейного блока 4 связаны соответственно с выходом второго делителя 7 и входом усилителя мощности 10, выход которого является выходом регулирующего блока. [8]

Второй полный сумматор, называемый сумматором по модулю, прибавляет результат из первого сумматора к значению модуля М или - М, где М хранится в выбранном регистре модификатора. [9]

Нанесем на эту схему обозначения передаточных функций элементов схемы, затем объединим последовательно соединенные элементы, перемножим их передаточные функции, перенесем нагрузку и обратную связь в точку первого сумматора. [10]

Оптимальная коммуникационная система с длительным запаздыванием при наличии автоматического регулирования мощности для уровня выхода и. автоматического регулирования усиления для вычислительного устройства, определяющего нули входа. [11]

Схема на рис. 8.13 переделана из схемы рис. 7.2, б путем замены усилителя с бесконечно большим коэффициентом усиления и охватывающей его обратной связи, характеристика которой определяется спектром шума, элементом с обратной характеристикой, причем общий коэффициент усиления РsKclks вынесен перед первым сумматором. Решетчатая цепь остается вне главного контура обратной связи ( в гл. [12]

Двухфазный последовательный сумматор. [13]

При такой организации обработки информации разряды чисел делятся на четные и нечетные. На первый сумматор ( входы х, iji) подаются коды слагаемых нечетных разрядов, а на второй ( входы xz, yz) - со сдвигом на половину периода коды слагаемых четных разрядов. [14]

Таким образом, после суммирования всех семи посылок происходит сравнение, в каком из сумматоров эта сумма будет максимальной. Этим и определяется переданное кодовое слово. В данном примере максимальная сумма должна быть на выходе первого сумматора. Однако за счет шумов может произойти ошибка. Описанный метод приема обеспечивает минимальную или близкую к ней вероятность этой ошибки. [15]

Страницы: 1 2