Суммирование - код
Cтраница 1
Суммирование кодов выполняется в прямом коде, при этом все разряды кода, записанного в машинном слове, считаются равноценными. [1]
Операция суммирования кодов необходима для подсчета контрольных сумм различных массивов информации. [2]
Ниже приведены примеры суммирования кодов чисел у и S, поясняющие описанные выше логические правила. [3]
Последовательные одноразрядные сумматоры на частоту суммирования кодов 1 Мгц выполняются с применением основных логических элементов машины И, ИЛИ, НЕТ. Из различных вариантов логических схем сумматоров были выбраны три схемы, которые можно осуществить с применением полупроводниковых диодов и триодов. [4]
Для магнитного барабана предусмотрен контроль суммированием кодов, участвующих в обмене. При записи с контролем количество кодов, заданное программистом, автоматически увеличивается на единицу и в добавочную ячейку записывается контрольная сумма. При чтении сумма считанных кодов может быть сравнена со считанной из следующей ячейки контрольной суммой. [5]
 |
Реверсивный счетчик со сквозным переносом. [6] |
Сумматорами называются устройства, предназначенные для суммирования кодов слагаемых. Из большого разнообразия схем сумматоров в цифровых аналогах наибольшее распространение получили параллельные сумматоры накапливающего типа, осуществляющие суммирование параллельных кодов слагаемых. [7]
При последовательном вводе кодов слагаемых происходит поразрядное суммирование кодов обоих чисел на триггерах сумматора и при помощи дифференцирующих цепочек ДЦ образуются в соответствующих разрядах импульсы переноса. Через некоторый промежуток времени, достаточный для окончания переходных процессов, выз -, ванных импульсами кода второго слагаемого, подается разрешающий импульс перенос, открывающий те из клапанов Я2, на второй вход которых поданы сравнительно широкие импульсы переноса, снимаемые с ДЦ. [8]
Сумматор - основа арифметического устройства, производящий суммирование кода чисел. [9]
 |
Структура блока выборки данных. [10] |
Для каждого байта исполнительного адреса в процессе суммирования кодов обязательно формируется контрольный разряд, значение которого фиксируется отдельным триггером. После записи кода исполнительного адреса в РИА производится свертка его байт по модулю два для формирования значений контрольных разрядов. Таким образом, для исполнительного адреса имеются две группы контрольных разрядов: одна формируется по результатам действий в сумматорах, а вторая - непосредственно по коду исполнительного адреса. При совпадении всех пар контрольных разрядов по этим группам считается, что исполнительный адрес сформирован правильно. [11]
 |
Схемы однозарядного сумматора первого варианта ( а, второго варианта ( б и третьего варианта ( в. [12] |
Сумматором называется узел цифрового вычислительного устройства, выполняющий суммирование кодов чисел. [13]
Операция арифметического сложения обычно выполняется в два этапа: поразрядное суммирование кодов и окончательное - суммирование с учетом переносов. Операции, соответствующие этим этапам, называют элементарными или микрооперациями. В параллельных сумматорах каждая микрооперация выполняется за один такт машины. В последовательных машинах за один такт может выполняться преобразование одного разряда числа. Поэтому каждая микрооперация требует для своего вы-лолнения прохождения группы тактовых импульсов, определяемых разрядностью чисел. [14]
При этом БУ должен содержать два сумматора: SM 1 для суммирования кодов с выходов таблиц произведений ( КС1) и таблиц переносов ( К. Комбинационные схемы КС1 и КС2 содержат по п подсхем, каждая из которых реализует соответственно таблицу произведений и переносов. [15]
Страницы: 1 2 3