Cтраница 1
Суммирование чисел производится обычным образом с помощью аппаратуры, входящей в состав цифрового дифференциального анализатора. [1]
![]() |
Синтез последовательного двоичного сумматора. [2] |
Суммирование чисел А и Y любого знака в последовательных двоичных сумматорах производится в дополнительном коде. Синхронизатор С, представляющий собой делитель частоты со схемами формирования тактового сигнала Н и сигнала w, временное положение которого определяет момент поступления на последовательный двоичный сумматор ( ПДС) знаковых разрядов чисел X и Y из сдвигающих регистров РгХ и PrY, управляет работой интегратора. [3]
Суммирование чисел в обратном коде производится поразрядно, включая и знаковые разряды. Если при суммировании знаковых разрядов получается единица переноса, то она прибавляется к младшему разряду суммы; эта операция называется циклическим переносом. Для получения прямого кода отрицательного числа ( в знаковом разряде 1) необходимо инвертировать значащие разряды. [4]
Суммирование чисел в машине выполняется в несколько этапов. Вначале в регистр Д заносятся единицы переноса из младших разрядов в старшие, затем производится анализ содержимого Т - О - Д и после этого происходит - образование суммы. [5]
![]() |
Схема интегратора с рплнково-днскозым механизмом. [6] |
Суммирование числа оборотов фрикционного диска осуществляется при помощи передаточного устройства роликовым счетчиком 6, показания которого также пропорциональны количеству протекшего за данное время вещества. [7]
Суммированием чисел 5 и 7 граф табл. 27 определяется общее число ампер-часов ДС, полученное или отданное батареей за час езды в данном режиме эксплуатации. [8]
![]() |
Функциональная схема универсального последовательного арифметического операционного блока. [9] |
Для суммирования чисел, представленных в последовательном коде, используют одну одноразрядную суммирующую схему. Суммируемые числа подаются на вход этой схемы, начиная с младших разрядов. Сигнал переноса с выхода суммирующей схемы с задержкой на один такт поступает на вход одновременно с сигналами следующих разрядов суммируемых чисел. [10]
Для суммирования числа событий, относящихся к каждому интервалу, служит арифметическое устройство АУ. Каналы ЗУ выбираются при помощи адресного регистра АР нодачей в него кода анализируемого события. Координация работы всех узлов анализатора осуществляется устройством управления УУ. На преобразование параметра каждого импульса и его сортировку затрачивается некоторое мертвое время, в течение которого события, поступающие на анализатор, не воспринимаются и тем самым теряются. [11]
Проводится суммирование чисел электронов по энергетическим уровням. [12]
При суммировании чисел, имеющих одинаковые знаки, возможно переполнение разрядной сетки, при котором результат суммирования не помещается в отведенных для него разрядах и, занимая знаковый разряд, искажает знак числа. В процессе выполнения операции необходимо выявлять случаи возникновения переполнения разрядной сетки. Обнаруживая такие случаи, следует предусматривать соответствующую индикацию и останов вычислений либо переход к выполнению специальной микропрограммы. Рассмотрим подобные случаи на примерах. [13]
Сумматоры для суммирования чисел в десятичной системе счисленш образуются из одноразрядных суммирующих схем, как и в случа использования чисел в двоичной системе счисления. [14]