Схема - арбитраж
Cтраница 2
Чтобы платы с низкими арбитражными номерами в условиях интенсивного шинного графика не были практически полностью исключены из управления шиной, в схеме арбитража использован принцип справедливости. В соответствии с этим принципом плата, которая уже пользуется шиной, должна воздерживаться от выдачи дальнейших запросов на пользование шиной, пока не будут удовлетворены все уже имеющиеся запросы других устройств. Возможные ведущие устройства шины подразделяются на честные модули, которые подчиняются схеме справедливости, и приоритетные модули, которые конкурируют за обладание шиной, когда у них возникает необходимость в ней. Приоритетным модулям всегда присваиваются более высокие арбитражные номера. [16]
 |
Последовательный арбитраж.| Временная диаграмма смены задатчика и обмена данными в интерфейсе мультишина ( параллельный арбитраж. [17] |
Интерфейс мультишина позволяет воспользоваться и компромиссным решением, так называемым последовательно-параллельным арбитражем, при котором к линии запросов г - го уровня схемы параллельного арбитража подключаются k устройств, соединенных между собой по схеме последовательного арбитража. [18]
 |
Временные соотношения сигналов ВГ88. [19] |
Структурная схема арбитра шин ( АШ) приведена на рис. 5.18. Дешифратор состояний в зависимости от кода состояния МП ( ВМ86, ВМ87 или ВМ89) запускает схему приоритетного арбитража, интерфейсы Multibus и местной шины на выполнение действий по захвату или освобождению системной шины. Схема приоритетного арбитража производит арбитраж микропроцессоров, запрашивающих управление системной шиной, и по тактовому сигналу МП, занимающего шину, осуществляет действия по ее освобождению. Интерфейс Multibus осуществляет процедуру взаимодействия арбитров шины многопроцессорной системы и синхронизирует действия по захвату системной шины. [20]
Структурная схема арбитра шин ( АШ) приведена на рис. 5.18. Дешифратор состояний в зависимости от кода состояния МП ( ВМ86, ВМ87 или ВМ89) запускает схему приоритетного арбитража, интерфейсы Multibus и местной шины на выполнение действий по захвату или освобождению системной шины. Схема приоритетного арбитража производит арбитраж микропроцессоров, запрашивающих управление системной шиной, и по тактовому сигналу МП, занимающего шину, осуществляет действия по ее освобождению. Интерфейс Multibus осуществляет процедуру взаимодействия арбитров шины многопроцессорной системы и синхронизирует действия по захвату системной шины. [21]
Он предназначен для арбитража запросов на доступ к памяти и портам ввода-вывода, а также для сопряжения с органами индикации и управления, размещенными на пульте управления ПУ. Схема приоритетного арбитража обслуживает 16 задатчиков; имеет три схемы приема сигналов прерывания от клавиш. [22]
 |
Активное и пассивное состояние обшей линии занятости. [23] |
Эта же схема приоритетного арбитража заставляет АШ освободить СШ при поступлении запроса с более высоким приоритетом. В общем случае можно считать, что АШ осуществляет связь СШ с одним ведущим и его ведомым ( если он есть) МП. При этом МП не знает о существовании АШ и выполняемая им программа не заботится о доступе к шинам. АШ становится активным и начинает управление СШ, как только начнется цикл обращения МП к шине, требующий доступа. В этот цикл вводятся такты ожидания, чтобы предоставить арбитру необходимое время для захвата шины. После этого АШ разрешает доступ к СШ своему МП, пока для этого существуют условия. Таким образом, МП выполняет один длинный цикл обращения к шине с внесением тактов ожидания TW каждый раз при захвате СШ арбитром и обычные циклы, пока АШ удерживает системную шину. [24]
При отсутствии сигнала общего запроса магистрали задатчик продолжает сохранять управление между циклами обращения по магистрали. Тогда текущий задатчик прекращает управление интерфейсом и предоставит схеме арбитража возможность выборки другого задатчика в соответствии с системой приоритетов. [25]
 |
Схема цепей запросов и разрешений прерываний в малых и микроЭВМ с интерфейсом Q-шина. [26] |
Запросы внешних прерываний генерируются периферийными устройствами, подсоединенными к интерфейсу Q-шина. На рис. 9.30 представлены варианты схем присоединения периферийных устройств и процессора ( схемы арбитража) к линиям сигналов запросов и разрешения прерывания и прямого доступа к памяти. Еще более высокий ( восьмой) уровень приоритета имеют запросы прямого доступа к памяти. [27]
Дешифратор состояний анализирует значения входных сигналов SO - S2, поступающих о МП, и организует внутренние узлы КР1810ВБ89 ( схему приоритетного арбитража, интер-ферйс MULTIBUS и интерфейс местной шины) для выполнения действий по захвату и освобождению системной шины. Устройство управления осуществляет синхронизацию и управление режимами работы арбитра шины по командам МП. Схема приоритетного арбитража проводит арбитраж нескольких МП, запрашивающих управление системной шиной, и предоставляет эту шину тому МП, который имеет наивысший приоритет, Интерфейс местной шины формирует сигнал разрешения доступа к системной шине для таких устройств МП, как контроллер шин, адресные защелки, шинные формирователи. [28]
 |
Структурная схема КР1810ВБ89. [29] |
Дешифратор состояний анализирует значения входных сигналов SO - S2, поступающих с МП, и организует внутренние узлы КР1810ВБ89 ( схему приоритетного арбитража, интер-ферйс MULTIBUS и интерфейс местной шины) для выполнения действий по захвату и освобождению системной шины. Устройство управления осуществляет синхронизацию и управление режимами работы арбитра шины по командам МП. Схема приоритетного арбитража проводит арбитраж нескольких МП, запрашивающих управление системной шиной, и предоставляет эту шину тому МП, который имеет наивысший приоритет Интерфейс местной шины формирует сигнал разрешения доступа к системной шине для таких устройств МП, как контроллер шин, адресные защелки, шинные формирователи. [30]
Страницы: 1 2 3