Схема - обнаружение - ошибка
Cтраница 1
Схема обнаружения ошибок дешифрирует биты признаков ошибки, вырабатываемые генератором признаков ошибки ( ГПО), и информацию о видах ошибок выдает на выводы ERR Одиночная ошибка и MRR Многократная ошибка. Управление осуществляется сигналом EGN. При низком уровне сигнала EGN на выводах ERR и MRR устанавливаются сигналы высокого уровня. При высоком уровне сигнала EGN на выводах ERR и MRR сигналы высокого уровня устанавливаются при отсутствии ошибок. При наличии хотя бы одной ошибки на выводе ERR устанавливается низкий уровень. [1]
Схема обнаружения ошибок дешифрирует биты признаков ошибки, вырабатываемые генератором признаков ошибки ( ГПО), и информацию о видах ошибок выдает на выводы ERR Одиночная ошибка и MRR Многократная ошибка. Управление осуществляется сигналом EGN. При низком уровне сигнала EGN на выводах ERR и MRR устанавливаются сигналы высокого уровня. При высоком уровне сигнала EQN на выводах ERR и MRR сигналы высокого уровня устанавливаются при отсутствии ошибок. При наличии хотя бы одной ошибки на выводе ERR устанавливается низкий уровень. [2]
 |
Обнаружение ошибок в Паскаль-машине. [3] |
На рис. 1.3 представлена схема обнаружения ошибок в Паскаль-машине. [4]
Эти правила описывают форматы кодов, временные соотношения, схемы обнаружения ошибок и другие параметры управления передачей данных. [5]
 |
Формирование адреса подканала и структура МП канала. [6] |
Блок контроля, содержащий регистры ошибок РЕ и РБ и схемы обнаружения ошибок, описывается в гл. [7]
 |
Схема устройства управления ЕС-5511. [8] |
Блок контроля ( БК) предназначен для контроля информации, проходящей через УУ, и контроля работы определенных цепей УУ. Он содержит все схемы обнаружения ошибок, кроме схемы циклического контроля. [9]
Мультиплексоры с разделением времени лучше других пригодны для передач больших массивов данных между компьютерами. Статистические мультиплексоры, обладающие схемами обнаружения ошибок, хороши для передачи сигналов по линиям связи, качество которых оставляет желать лучшего. [10]
Повторение передачи может рассматриваться как обычный метод исправления ошибок. Возможно, однако, использование такой схемы обнаружения ошибок, которая обеспечивает автоматическую их коррекцию. В этом случае число контрольных битов приблизительно равно числу информационных. Стоимость передачи столь большого числа избыточных битов почти всегда превышает стоимость повторных передач сообщений, содержавших ошибку, но в сетях связи, где симплексные линии допускают передачи только в одном направлении, использование автоматической коррекции неизбежно. [11]
Таким образом, оба способа исправления случайных ошибок требуют избыточной емкости ОЗУ и избыточной информации. Однако исправление случайных ошибок можно произвести при минимуме избыточности оборудования и информации путем применения матричного способа исправления случайных сбоев, сущность которого состоит в следующем. Каждое слово информации при считывании его с ОЗУ контролируется схемой обнаружения ошибок. Одновременно информация каждого отдельного разряда суммируется по всем адресам ( без переноса в соседний разряд) и тем самым проверяется на четность. Проверка на четность дает возможность обнаружить единичные сбои в каждом из разрядов информации, а проверка по модулю 3 - слово информации, в котором произошел сбой того или иного разряда. [12]
Клавиатурная часть контроллера обеспечивает ввод в ПККД, запоминание и выдачу в микропроцессор информации, поступающей по входам возвратных линий RL7 - RLO, сдвига SH и управления / стробирования CN / STB. Буферы клавиатуры и датчиков осуществляют временное запоминание информации, поступающей по входам RL7 - RLO. Устройство управления ОЗУ клавиатуры содержит схему анализа состояния ОЗУ, схему обнаружения ошибок ввода и схему устранения дребезга, возникающего при срабатывании контактов. [13]
Очевидно, что наиболее важным вкладом буферной памяти в производительность системы является сокращение числа обращений к основной памяти, что делает работу процессора менее зависимой от времени обращения к памяти. Таким образом, при наличии буфера основная память может иметь больший объем, хотя для этого потребуется большая длина соединительных проводов и увеличится время обращения. Такая организация памяти имеет и другие преимущества: уменьшается время, затрачиваемое процессором на работу схем обнаружения ошибок, и сокращаются потери времени процессора вследствие занятости оперативной памяти при обращении к ней каналов с высоким приоритетом. [14]
Одним из наиболее старых и, вероятно, наиболее простых спо-собой обнаружения ошибок является проверка паритета. Если паритет четный, то каждая группа передаваемого сообщения должна содержать четное число битов: например, если в группе должно быть 8 бит, а принято 7 или 9, то регистрируется ошибка. Байт состоит из 8 бит, 7 из которых кодируют передаваемый символ, а восьмой бит является битом паритета, поскольку в данной схеме обнаружения ошибок используется четный паритет. В этом случае посылается запрос на повторную передачу сообщения, в котором была обнаружена ошибка. Однако при такой схеме обнаружения ошибки в случае, когда при передаче произошла двойная ошибка и вместо 8 бит принято 6 или 10 бит, сообщение будет признано достоверным, поскольку паритет не нарушен. Поэтому даже если не обращать внимания на то, что метод проверки паритета довольно медленный, он еще и недостаточно надежен, так как основывается на предположении, что при передаче данных может произойти только одиночная ошибка. [15]
Страницы: 1