Схема - сдвигающий регистр
Cтраница 1
Схемы сдвигающих регистров на интегральных / 7-и DV-триггерах ( рис. 3 - 54, 3 - 55) изображены упрощенно с тем, чтобы выделить основное, что определяет целесообразность применения того или иного типа триггера. Здесь прием информации / / параллельным кодом осуществляется на асинхронные установочные входы R и S триггеров при подаче сигнала 1 на шину Прием ( Пр. Когда сигнал Яр 0, то на входах R и S присутствуют уровни 1 и, следовательно, D-триггер может работать в соответствии с синхронной таблицей переходов. При сигнале 1 на шине управления реверсом ( Прав / Лев) под воздействием сигнала Сдв it) осуществляется сдвиг информации вправо, при сигнале 0-влево. [1]
Путем некоторого усложнения схему сдвигающего регистра можно использовать для преобразования кодов из последовательной формы в параллельную и обратно. [2]
 |
Схема сдвигающего регистра. [3] |
На рис. 22.9 представлена схема сдвигающего регистра. В схему включены линии задержки D, назначение которых - замедлять прохождение импульсов. [4]
Ниже рассматриваются основные типы схем сдвигающих регистров на сердечниках с ППГ. [5]
Положение грузов на позициях фиксируется схемой сдвигающего регистра БР, выполненной на тиристорах. Регистр содержит число ячеек, равное числу позиций накопителя. При перемещении грузов на один шаг происходит также сдвиг информации, записанной в регистре, на одну ячейку. Таким образом, блок регистра постоянно выдает в БУ информацию о положении грузов в накопителе. [7]
Положение грузов на позициях фиксируется схемой сдвигающего регистра БР, выполненной на тиристорах. Регистр содержит число ячеек, равное числу позиций накопителя. При перемещении грузов на один шаг происходит также сдвиг информации, записанной в регистре, на одну ячейку. Таким образом, блок регистра постоянно выдает в Б У информацию о положении грузов в накопителе. [9]
На рис. 4.5, а показана схема сдвигающего регистра с использованием парафазных кодов. [10]
На рис. 4.16, б приводится вариант схемы сдвигающего регистра трехтактного действия, осуществляющий сдвиг информации в прямом коде. Каждый разряд регистра построен на четырех логических элементах ( два элемента И-ИЛИ-НЕ, элемент И-НЕ, элемент НЕ) и тактируется импульсами одной полярности. В этой схеме сигналы Т, 0 устанавливают в 1 ( Q 1) те основные триггеры, на D-вхо-дах которых действует уровень 0, а затем Т20 устанавливают в О все вспомогательные тдиггеры. Импульсы Т9 0 устанавливают в 1 ( Q 1) те вспомогательные триггеры, на входе которых присутствует 0 с выхода плеча Q их основного триггера. Одновременно импульсы Т3 0 блокируют вентили Вг разрядов регистра, на входах которых действует высокий уровень с выходов плеч Q предыдущих разрядов. [11]
 |
Сдвигающий регистр на / / ( - триггерах. [12] |
На рис. 3 - 54, а показана схема сдвигающего регистра, построенного на интегральных / / ( - триггерах. [13]
На рис. 3 - 55, а приводится схема сдвигающего регистра на ОК-триггерах. На входы V всех триггеров подается сигнал Константа 1, что не требует специальной линии связи, так как постоянный уровень напряжения, соответствующий логической 1 в схемах DF-триггеров, можно подать на входы V от источника коллекторного питания. По сравнению со схемой сдвигающего регистра на / / ( - триггерах ( рис. 3 - 54, с) рассматриваемая схема имеет в 2 раза меньше линий связи на один разряд регистра. [14]
 |
Схема сдвигающего регистра на динамических триггерах. [15] |
Страницы: 1 2