Схема - адресация
Cтраница 2
Увеличение эффективной производительности процессоров моделей второй очереди достигнуто за счет повышения скорости выполнения операций; расширенного набора команд арифметики с плавающей запятой; схем адресации, допускающих расширение ОН; смешанного способа управления. Увеличение скорости выполнения команд обеспечивается применением в памяти микрокоманд программируемых биполярных ПЗУ, а также ростом числа параллельно работающих узлов процессора и совмещением исполнения текущей команды с выборкой следующей. [16]
Наибольшее распространение в САПР находит модель СМ 1420, которая имеет повышенную эффективную производительность за счет использования расширенного набора команд арифметики с плавающей точкой, встроенной памяти емкостью 256К байт и схемы адресации допускающей ее расширение до 4 Мбайт. [17]
 |
Серпантинная ( а, петлевая ( б и последовательно-параллельно-последовательная ( в организации ЗУ ПЗС-типа. [18] |
Схема БИС ЗУ 2416 информационной емкостью 16К бит приведена на рис. 6.27, б, где 1-кольцевой 256-битный регистр на приборах ПЗС-типа, 2 - усилитель регенерации, 3 - декодирующее устройство выбора регистра, 4-буферная схема адресации, 5-входное буферное устройство, 6-выходное буферное устройство, 7-адрес. ЗУ 2416 состоит из 64 регистров сдвига ПЗС-типа емкостью 256 бит каждый, работающих синхронно друг с другом в режиме непрерывной рециркуляции данных. [19]
Для порта ввода / вывода должно выполняться схемное декодирование адреса точно так же, как это делается для памяти. Эффективное выполнение декодирования требует, чтобы в схеме адресации для процессора учитывалось необходимое количество-портов ввода / вывода. Например, в микропроцессоре Z80 адресация порта ввода / вывода осуществляется выдачей сигнала прерывания от системы ввода / вывода ( вместе с сигналом чтения при вводе и сигналом записи при выводе) и одновременной пересылкой адреса порта на 8 младших адресных линий процессора. Однако для адресации всех 256 пар портов должны быть декодированы все 8 разрядов адреса. Если количество портов значительно меньше 256, например 32, то для адресации 32 портов требуется только 5 разрядов. Если 3 лишних разряда игнорировать, то любая комбинация из 8 адресных разрядов будет выбирать один из 32 портов, причем каждый порт может быть выбран любым из 8 возможных адресов. Такой способ адресации называется избыточной адресацией, так как каждый порт может быть адресован одним из 8 возможных адресов. Если же необходим только один порт, адрес вообще не нуждается в декодировании. [20]
Матрично-адрссуемые ПВМС с оптоэлектронными материалами, обладающими модуляционной характеристикой с хорошо выраженным порогом, обеспечивают, в основном, формирование и преобразование массивов бинарной ( двоичной) информации, касается ли это модуляции интенсивности или фазы света. Работа с аналоговыми сигналами возможна, но требует усложнения схемы адресации. Естественным образом она реализуется в линейках ПВМС. В последнем случае ПВМС превращается уже в более громоздкий, не планарный прибор с вакуумироватшем модулирующей среды. [21]
Не менее важным параметром является значение сопротивления соединительных проводов по строкам элементов матрицы, особенно при больших значениях токов в импульсах. Если устройство отображения используется для воспроизведения телевизионного изображения, то при поэлементной схеме адресации время адресации элемента составляет около 0 15 мкс. Это время может быть существенно увеличено переходом к адресации с разделением строк. Адресация по столбцам может быть произвольной, и все сигналы подаются на столбцы параллельно, не включая при этом в работу все строки, кроме той, на которую подан сигнал. [22]
Аппаратный уровень дает представление о внешней архитектуре вычислительной машины. К нему относятся процессор, реализующий систему команд, программно-адресуемые регистры и схема адресации основной памяти. Кроме того, на этом уровне фиксируется порядок взаимодействия таких аппаратных блоков, как каналы, устройства управления, процессоры и памяти. [23]
Два разряда управления адресом называются соответственно разрядом косвенной адресации и разрядом страницы памяти. Так как адрес в команде ограничен только семью разрядами, в PDP - 8 / 1 используется схема блочной адресации, сходная с описанной в разд. Семиразрядная адресная часть команды объединяется с пятью старшими разрядами, что дает 12-разрядный действительный адрес. От разряда страницы памяти зависит равенство пяти старших разрядов нулю или разрядам текущей страницы. Разряд косвенного адреса показывает, должен ли объединенный блочный адрес использоваться непосредственно - в качестве действительного адреса или он лишь задает ячейку запоминающего устройства, содержащую 12-разрядный действительный адрес. [24]
Большинство серий вычислительных машин характеризуются большим диапазоном размеров оперативной памяти - от нескольких килобайтов или килослов для малых моделей до нескольких мегабайтов для больших. Для обеспечения машинной совместимости в рамках данной серии ЭВМ должно выполняться следующее требование: малые модели серии должны иметь такую же схему адресации, что и большие. Так как большинство машин данной серии имеют гораздо меньшую память, чем самые большие модели серии, то большое, количество памяти будет уходить на запись таких недопустимо длинных команд. [25]
В том случае, когда между аппаратурой и операционной системой не предполагается наличия промежуточного микропрограммного уровня, распределение функций зависит от степени развитости аппаратных средств поддержки операционной системы. Классическими примерами объектов, вызывающих наибольшие разногласия по поводу распределения функций между аппаратурой и программным обеспечением, могут служить система прерываний, механизмы защиты и схема адресации. [26]
Автоматическая многоуровневая векторная система прерываний, обеспечивающая быструю реакцию системы прерывания без участия аппаратных средств процессора, а также модульность компонентов представляют возможность гибко проектировать различные конфигурации вычислительных систем для реализации управления в конкретных производственных условиях. Отличительными особенностями данной модели по сравнению с другими моделями семейства являются повышенная производительность, достигаемая за счет использования набора команд арифметики с плавающей запятой, схемы адресации, допускающей расширение ОЗУ, аппаратная и микропрограммная реализация ряда функций. Улучшенные эксплуатационные характеристики, полученные благодаря использованию современной элементной базы, применению развитых средств аппаратного контроля и диагностики неисправностей, методы; комплексирования, обеспечивающие повышенную надежность и живучесть, сделали мини - ЭВМ наиболее применяемыми для использования в распределенных системах промышленного назначения. [27]
Система обозначений, используемая для представления в удобочитаемой форме программ, записанных в машинном коде. Язык ассемблера позволяет программисту пользоваться алфавитными мнемоническими кодами операций, по своему усмотрению присваивать символические имена регистрам ЭВМ и памяти, а также задавать удобные для себя схемы адресации ( А. Кроме того, он позволяет использовать различные системы счисления ( например, десятичную или шестнадцатеричную) для представления чистовых констант и дает возможность пользователю помечать специальными метками ( L. [28]
Архитектура Системы 370 позволяет удовлетворить спрос на семейство совместимых вычислительных машин общего назначения, в которых обеспечиваются большой объем основной памяти, удобная загрузка программ и исходных данных, надлежащая защита памяти и необходимая диспетчеризация работы. Перечисленные свойства достигаются в результате использований разнообразных накапливающих регистров, гибкой системы команд и системы автоматического прерывания, применения различных форматов данных, а также благодаря простоте схемы адресации основной памяти и структуры управления, не зависящих от модели машины. [29]
В RFC-1630 ( Request for Comment - документы с таким названием содержат в себе материалы по Интернет-технологии, которые доведены до уровня стандарта или близки к этому уровню) рассмотрено восемь схем адресации Интернет и указаны две, синтаксис которых находится в стадии обсуждения. [30]
Страницы: 1 2 3 4