Выходная буферная схема
Cтраница 1
 |
Структурная схема КР580ВГ75. [1] |
Выходная буферная схема - однонаправ ленный 7-разрядный буферный регистр для синхронного вывода информации из буферного ЗУ или стека FIFO на знакогенератор. [2]
Для пересылки информации с шин ОАО - DA7 на шины DBO - DB7 выходные буферные схемы ( Бф. S) должны быть переведены в состояние отключено путем подачи на вход EZA напряжения высокого уровня. [3]
Для передачи информации с шин DBO - DB7 иа шины DAO - DA7 выходные буферные схемы Бф. R переводятся в состояние отключено путем подачи сигнала высокого уровня на вход EZB. [4]
Микросхема КМ1804ВУЗ содержит дешифратор ( ДШ) на четыре входа и шестнадцать выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемой. [5]
ПДП, внутренняя шина данных, входная буферная схема-контроляер, два буферных ЗУ на один знакоряд и сопряженные с ними стеки, выходная буферная схема-контроллер, выходная буферная схема, схема растровой синхронизации и управления видеосигналом, счетчики знаков, строк, знакорядов, регистры светового пера. [6]
В состав ИС входят управляемый блок инверсии М2; 4-разрядые регистры данных ( А, В, С, D) RG; буферные схемы сигналов STB и CLK; суммирующая матрица SM, 5-разрядный регистр суммы и признака перевыполнения; выходная буферная схема с тремя состояниями; схема выделения признака нуля результата. [7]
Микросхема состоит из следующих основных узлов: управляемых блоков инверсии М2; 4-разрядных регистров данных ( А, В, С, D) RG; буферных схем сигналов STB и CLK; суммирующей матрицы SM; 5-разрядного регистра суммы и признака переполнения; выходной буферной схемы с тремя состояниями; схемы выделения. [8]
Микросхема КМ1804ВУЗ содержит дешифратор ( ДШ) на четыре входа и шестнадцать выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемой. [9]
Основу ПЗУ составляет запоминающее поле, представляющее собой двухкоординатную матрицу ЗЭ. Обычно на кристалле БИС вместе с матрицей ЗЭ располагаются схемы записи, дешифраторы, усилители, входные и выходные буферные схемы, обеспечивающие согласование ЗУ с внешними устройствами. [10]
Представляют собой декодирующую матрицу, обеспечивающую выполнение 16 различных типов условных и безусловных операций выборки следующего адреса микрокоманды и изменяют управляющие сигналы в зависимости от состояния входа признака ветвления. Кроме сигналов управления секциями КМ1804ВУ1, КМ1804ВУ2 обеспечивают управление счетчиком команд, ПЛМ дешифратора команд и регистром микрокоманд. ИС содержат дешифратор на 4 входа и 16 выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. Если на вход ОЕ подано напряжение высокого уровня, то выходные буферные схемы находятся в состоянии отключено. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемами. ИС являются чисто комбинационными, поэтому временных ограничений на подачу входных сигналов не налагается. [11]
Представляют собой декодирующую матрицу, обеспечивающую выполнение 16 различных типов условных и безусловных операций выборки следующего адреса микрокоманды и изменяют управляющие сигналы в зависимости от состояния входа признака ветвления. Кроме сигналов управления секциями КМ1804ВУ1, КМ1804ВУ2 обеспечивают управление счетчиком команд, ПЛМ дешифратора команд и регистром микрокоманд. ИС содержат дешифратор на 4 входа и 16 выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. Если на вход ОЕ подано напряжение высокого уровня, то выходные буферные схемы находятся в состоянии отключено. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемами. ИС являются чисто комбинационными, поэтому временных ограничений на подачу входных сигналов не налагается. [12]
Представляют собой декодирующую матрицу, обеспечивающую выполнение 16 различных типов условных и безусловных операций выборки следующего адреса микрокоманды и изменяют управляющие сигналы в зависимости от состояния входа признака ветвления. Кроме сигналов управления секциями КМ1804ВУ1, КМ1804ВУ2 обеспечивают управление счетчиком команд, ПЛМ дешифратора команд и регистром микрокоманд. ИС содержат дешифратор на 4 входа и 16 выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. Если на вход ОЕ подано напряжение высокого уровня, то выходные буферные схемы находятся в состоянии отключено. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемами. ИС являются чисто комбинационными, поэтому временных ограничений на подачу входных сигналов не налагается. [13]
Страницы: 1