Логическая схема

Cтраница 1

Логические схемы могут быть как комбинационными, так и последовательностными, реализующими неоднозначную связь между значениями входных и выходных сигналов. [1]

Логическая схема находится в устойчивом состоянии, если все ЛЭ, входящие в ее состав, находятся в устойчивом состоянии. [2]

Логическая схема находится в неустойчивом состоянии, если хотя бы один ЛЭ находится Б неустойчивом состоянии, т.е., если / х М - Если ЛС находится в неустойчивом состоянии Hji, то оно изменится на некоторое состояние / х через время, определяемое паразитными задержками тех ЛЭ аг, которые находятся в неустойчивом состоянии. [3]

Логическая схема называется последовательностной, если выходы в заданный момент времени являются функцией входов не только в тот же момент, но и во все предыдущие моменты времени Таким образом, в последовательностную схему должны входить некоторые элементы памяти ( триггеры) В языке AHDL последова-тельностная логика реализована цифровыми автоматами с памятью ( state machines), регистрами и триггерами При этом средства описания цифровых автоматов занимают особое место. Кроме того, к последовательностным логическим схемам относятся различные счетчики и контроллеры. [4]

Логическая схема, например D2, обеспечивает включение тиристоров по синалу XI от ЕА2С и Х2 от ЭК2 в момент равенства напряжений иш ис2 и отключение по сигналу XI благодаря следующему алгоритму ее функционирования. [5]

Логическая схема при использовании квантованной шкалы с выделением точек приводится на рис. 5 - 4 в. Датчик имеет три воспринимающих органа Ьа, Ьь и Ьс. Логическая схема состоит из трех триггеров ТрА, ТрВ и ТрС, девяти логических элементов И, Иа, Иь, Ис, Иа, Иы, Ис, И &2, Им, ИСУ - Нормальному состоянию логической схемы соответствует положение 1 одного триггера и положение 0 двух других триггеров. Как только указанная метка сравняется с воспринимающим органом Ьа, первый же импульс синхронизации s проходит через элемент Иа. Последняя операция служит операцией блокировки: она запрещает прохождение на выход 1 следующего импульса синхронизации. Таким образом, каждой метке Qt соответствует один выходной импульс. [6]

Логическая схема обеспечивает запрет прохождения в счетчик Сч одного импульса частоты / 0 на каждый импульс входного сигнала. [7]

Логическая схема этой программы была рассмотрена нами ранее. Следовательно, блок 4 должен оканчиваться командой условной передачи управления. [8]

Логические схемы, показанные на рис. 4.10 6 и д, соответствуют ( различным, одинаковым) таблицам истинности. [9]

Логическая структура дешифратора адреса, генерирующего сигнал выборки нужной микросхемы. [10]

Логические схемы, используемые в простом дешифраторе адреса, показаны на рис. 11.10. В этом примере только тогда, когда на все четыре адресные линии от Л7 до Л4 поступают сигналы логического 0, на выходе нижнего 4-вхо-дового логического элемента ИЛИ действует НИЗКИЙ уровень. [11]

Реализация логических операций с учетом замедления, создаваемого. [12]

Логические схемы на триодах имеют ряд преимуществ, по сравнению со схемами, построенными на диодах, так как они наряду с выполнением логических операций могут усиливать сигнал, в то время как в диодных схемах сигнал ослабляется. [13]

Логические схемы с непосредственной связью обладают рядом преимуществ по сравнению с другими типами схем, пригодных для исполнения в виде интегральных, так как для их построения требуются только транзисторы, сопротивления примерно одного номинала и один источник питания. [14]

Транзисторно-транзисторная логическая схема НЕ-И в интегральном исполнении.| Усилитель на резисторе с полевым транзистором. а - с резистором. б - со вторым полевым транзистором. [15]

Страницы: 1 2 3 4 5