Cтраница 1
![]() |
Схемы базовых логически элементов на МДП-транзисторах. а - ИЛИ-НЕ. б - М - НЕ. [1] |
Интегральная технология изготовления МДП-структур позволяет использовать последовательное ( ярусное) включение МДП-транзисторов, когда в цепь между нагрузкой и землей включен не один, а два, три или четыре МДП-транзистора по схеме И. [2]
Поскольку при интегральной технологии изготовления количество транзисторов в меньшей степени определяет стоимость и надежность ОУ, схемы ВУ, показанные на рис. 5 - 14 6 и в, являются наиболее перспективными. [3]
Особенно большое значение имеет интегральная технология изготовления аппаратуры для цифровой вычислительной техники. [4]
Уже в настоящее время интегральная технология изготовления дифференциальных схем на биполярных триодах позволяет обеспечить Ет порядка единиц микровольт на 1 С. Значительно труднее уменьшить величину 1Т, поскольку даже при строго одинаковых транзисторах дрейф, обусловленный зависимостью входного тока / 0 от температуры, в общем случае остается, так как в РУ равенство сопротивлений в цепях базы может иметь место лишь в частном случае. [5]
Изложенные требования к элементам усилителя в наибольшей степени выполняются в интегральной технологии изготовления усилителей в силу органически присущей ей симметрии. [6]
Решение задачи симметрирования параллельно-балансных каска дов значительно облегчилось после разработки интегральной технологии изготовления пары транзисторов с согласованными характеристиками. На основе таких монолитных парных транзисторов удалось создать высококачественные параллельно-балансные каскады, основные параметры которых существенно превосходят параметры таких же схем, выполненных на дискретных элементах при использовании как ламп, так и биполярных транзисторов. [7]
К достоинствам ВУ, показанного на рис. 5 - 13 в, следует отнести слабую чувствительность 1к разбросу параметров элементов схемы и выполнение ее на транзисторах одной проводимости, что упрощает интегральную технологию изготовления. Снижение ра - - бочего тока приводит к появлению несимметрии амплитудной характеристики, так как происходит полное запирание транзисторов Т2 и Т3, при большом отрицательном сигнале. [8]
Светоизлучающие диоды и устройства управления являются дорогостоящими устройствами, поэтому стоимость мозаичного экрана очень высока. Удешевление может быть достигнуто за счет групповой интегральной технологии изготовления панелей, которая сейчас разрабатывается. [9]
Этот ток и соответствует току / 0; он не зависит от напряжения на коллекторе и в процессе работы устройства не изменяется. При этом для получения тока / 0 не требуется использования дополнительных высоковольтных источников. Поэтому способ, проиллюстрированный рис. 3.96, б, более распространен, особенно при интегральной технологии изготовления переключателей тока. [10]
Этот ток и соответствует току /; он не зависит от напряжения на коллекторе и в процессе работы устройства не изменяется. В этом случае для получения тока / 0 не требуется использования дополнительных высоковольтных источников. Поэтому способ, проиллюстрированный рис. 3.102, б, более распространен, особенно при интегральной технологии изготовления переключателей тока. [11]
Одним из направлений повышения быстродействия и одновременно уменьшения потребляемой мощности ОЗУ является уменьшение диаметра ферритовых магнитопроводов. Однако применение магнитопроводов с диаметром меньше 0 2 - 0 3 мм ограничивается затруднениями, возникающими при автоматизации процессов разбраковки и прошивки проводами при сборке матриц. Поэтому попытки применения ферритовых и металлических пластин, плоских и цилиндрических тонких пленок [8.2, 8.7, 8.18] отражают тенденцию развития магнитных цифровых ЗУ - переход от отдельных магнитопроводов или магнитопроводов для хранения каждого двоичного разряда к интегральным магнитным элементам, позволяющим в одном феррнтовом теле хранить большой объем двоичной информации. Однако интегральная технология изготовления матриц ЗУ имеет существенный недостаток, заключающийся в том, что наличие даже одного недоброкачественного элемента нарушает работоспособность всей матрицы. [12]