Cтраница 3
Микросхема представляет собой масочное постоянное запоминающее устройство с информационной емкостью 4096 бит ( 512 слов х 8 разрядов) с выходом на три состояния. Совместима по входу и выходу со схемами ТТЛ. В состав ИС входят цепи адреса, дешифратор адреса строк, дешифратор адреса столбцов, входные цепи сигнала выбора микросхемы, накопитель, выходной селектор и выходные цепи. Дешифратор строк выбирает в зависимости от кода адреса одно из 64 восьмиразрядных слов. Дешифратор столбца с помощью выходного селектора обеспечивает одновременную подачу на 8 выходных каскадов одну из 512 ( 64x8) комбинаций. [31]
Отличительной особенностью микросхем динамических ОЗУ является их адресация. Схемы динамических ОЗУ отличаются от схем статических ОЗУ использованием последовательной адресации. Вначале на адресный вход подается строб адреса строки RAS, а затем строб адреса столбца С AS. Для этих стробов имеются специальные выводы микросхемы, которые показаны на структурной схеме рис. 17.1. Адресные сигналы поступают в регистры-фиксаторы, а затем на дешифраторы адресов. [32]
Адрес, по которому происходит обращение к ОЗУ, поступает с шины ADO-AD 15 в регистр адреса. Фиксация адреса в регистре осуществляется сигналом SYNC Обмен. Выдача адреса ОЗУ АО - А6 осуществляется в виде разделенных во времени адреса строки и адреса столбца, сопровождаемых соответственно стробами RAS и CAS. Преобразование адреса осуществляется мультиплексором адреса. В режиме регенерации мультиплексор адреса выдает в качестве адреса регенерации содержимое 7 - 13 разрядов счетчика адресов регенерации. [33]
Микросхема представляет собой масочное ( программируемое маской в процессе изготовления) постоянное запоминающее устройство с информационной емкостью 64 кбит ( 8192 8 р) с выходом на три состояния. Совместима по входу и выходу со схемами ТТЛ. В состав ИС входят первый дешифратор адреса строк, второй дешифратор адреса строк, дешифратор адреса столбцов, входные схемы сигнала выбора микросхемы, накопитель 32 х 8, выходной селектор и выходные схемы. [34]
Для адресации каждого из 16384 одноразрядных слов используются дешифратор строк ДШСТр и дешифратор столбцов ДШСТ. Сначала на семь адресных входов интегральной схемы подаются младшие разряды адреса слова, которые затем с помощью сигнала Т ] записываются на регистр адреса строки. Затем на адресные входы подаются старшие семь разрядов адреса слова, записываемые затем по сигналу Т2 на регистр адреса столбца. [35]
В результате совмещения цепей чтения и записи удалось упростить ячейку памяти, однако при этом существенное значение приобрели вопросы управления процессами записи и чтения, в которых важным моментом становится необходимость запрета изменения адресной информации не только во время записи, но и во время чтения информации. Действительно, пусть происходит чтение ячейки С -, лежащей в i - й строке и в / - м столбце, в процессе которого производится смена адреса строк. Это значит, что во время установления нового адреса некоторое время возможно наличие сигнала выборки одновременно на нескольких выходах дешифратора 2 строк, что может привести к перезаписи содержимого ячейки Сц в другие ячейки памяти, лежащие в / - м столбце. Аналогично смена адреса столбцов может привести к перезаписи в ячейках памяти 1 - й строки. [36]
Каждая из рассматриваемых схем памяти имеет вход Запись. На этот вход подается сигнал, когда необходимо записать данные в адресуемую ячейку памяти. Если же сигнал на этот вход не подан, схема пребывает в режиме чтения. В запоминающих устройствах предусмотрены - также входы Строб адреса строки и Строб адреса столбца, позволяющие использовать мультиплексирование адреса. [37]