Адрес - устройство - ввода-вывод
Cтраница 2
Регистр адреса результата уровня Т ( PAT) является своеобразным собирателем кодов адресов, направляемых в блок управления памятью для организации записи в ОП; при работе с каналами адрес записи из PAT выдается на шины адреса устройств ввода-вывода. При выполнении инструкций форматов RX и RS адрес в PAT вводится из регистра исполнительного адреса ( РИА) блока сумматора адреса, а при выполнении инструкций формата SS - из регистра РА блока центрального управления. Если запись в оперативную память производится с пульта управления, то адрес в PAT вводится из наборного регистра адреса ПУ. При прерываниях на PAT [17-20] передается информация из блока прерываний; эта информация при сбросе в нулевое состояние PAT 10 - 163 используется для формирования адреса записи старого ССП. [16]
Дешифратор адреса устройства ввода-вывода подобен дешифратору адреса памяти. Поскольку имеются только четыре порта ввода-вывода, достаточно располагать двумя адресными линиями. Дешифратор адреса устройства ввода-вывода декодирует все адреса, посылаемые микропроцессором. Однако порты ввода-вывода откликаются на запрос, посылаемый в форме их адресов, только тогда, когда имеет место совпадение импульсов Чтение ввода-вывода или Запись ввода-вывода с декодированием этих адресов. [17]
Второй регистр ЕХТ указывает адрес устройства ввода-вывода в левом полуслове и адрес ( если это необходимо) места, куда должен быть помещен символ на устройстве ввода-вывода, в правом полуслове. [18]
В результате обработки прерывания типа 6 возможны первый, третий и четвертый уровни восстановления. Функциональное восстановление достигается, если при ошибке РБСП в микропрограмме команд ввода-вывода программе МСН при проверке удалось однозначно определить код условия, являющегося результатом выполнения команды ввода-вывода. Функциональное восстановление также достигается, если при ошибке РБСП в микропрограмме прерываний программе МСН удается однозначно определить адрес устройства ввода-вывода, прерывание от которого обрабатывалось в момент ошибки. [19]
Регистр адреса ( РА) при каждом обращении к памяти указывает ячейку памяти, которая подлежит использованию микропроцессором, а при обращении к портам ввода-вывода - номер порта, с которого надлежит произвести ввод информации в процессорный модуль или ее вывод из него во внешнее устройство. Выходы РА образуют шину адресов из 16 линий. Информация с шины адресов может поступить в дешифратор адреса памяти ( ОЗУ или ПЗУ) или дешифратор адреса устройств ввода-вывода. [20]
При каждом обращении к памяти он указывает ячейку памяти, которая подлежит использованию микропроцессором, а при обращении к портам ввода-вывода - номер порта, с которого надлежит ввести информацию в процессорный модуль или ее вывести из него во внешнее устройство. Выходы РА образуют шину адресов из 16 линий. Информация с шины адресов может поступить в дешифратор адреса памяти ( ОЗУ или ПЗУ) или дешифратор адреса устройства ввода-вывода. [21]
Микросхема ПДП имеет по крайней мере 4 регистра. Все они могут загружаться программным обеспечением, работающим на центральном процессоре. Первый регистр содержит адрес памяти, который нужно считать или записать. Второй регистр содержит число, которое показывает количество передаваемых байтов или слов. Третий регистр содержит номер устройства или адрес устройства ввода-вывода, определяя, таким образом, какое именно устройство нам требуется. Четвертый регистр сообщает, должны ли данные считываться с устройства или записываться на него. [22]
 |
Функциональная схема одного разряда трехстабильного буферного регистра. [23] |
При работе процессорный модуль должен обмениваться данными с периферийными модулями и ячейками памяти. Для того чтобы иметь такую возможность, каждые периферийный модуль и ячейка памяти имеют свои индивидуальные номера - адреса. По линии 3 ( см. рис. 16.2) производится подача управляющего сигнала на чтение из памяти; по линии 4 - запись в память; по линиям In 2 - соответственно чтение и запись из устройства ввода-вывода. Одновременно через внутреннюю управляющую линию в микропроцессоре производится подача управляющих сигналов на РА памяти. В результате двоичный код, соответствующий адресу ячейки памяти, появляется или на 16 линиях шины адресов, или на восьми линиях шины младших разрядов РА - соответствующий одному из портов ввода-вывода. Этот код по линиям шины адресов поступает на дешифраторы адреса памяти и адреса устройства ввода-вывода. Одновременно одной из четырех линий шины управления на устройство ввода-вывода или памяти поступает сигнал, разрешающий чтение или запись информации по заданному адресу. [24]
Страницы: 1 2