Последовательно соединенный транзистор

Cтраница 1

Последовательное включение транзисторов для повышения напряжения пробоя. [1]

Последовательно соединенные транзисторы можно использовать, конечно, не только в источниках питания. Их иногда можно увидеть в высоковольтных усилителях, хотя часто это и необязательно, так как выпускаются высоковольтные МОП-транзисторы. [2]

Логические схемы на МДП-траизисгорах с р-каналом.| Логические МДП. элементы на комплементарных транзисторах. [3]

Один из последовательно соединенных транзисторов имеет канал р-типа, другой - п-типа. [4]

Транзистор 7 выдает сигнал возбуждения на последовательно соединенные транзисторы Г2 - Г4, которые делят между собой большое напряжение между коллектором. [5]

Недостатком схемы опроса является наличие трех последовательно соединенных транзисторов. Однако благодаря транзистору TU удается сократить число внешних выводов матрицы на т - 1 вывод, где т - число строк матрицы. Кроме того, транзистор Тц ограничивает суммарный ток опроса при несовпадении во всех восьми разрядах матрицы, благодаря чему сокращается время восстановления исходного состояния словарной шины. [6]

Так как транзистор Т6 включен параллельно с последовательно соединенными транзисторами Т4 и TS, то состояние их не принимается во внимание. В этом случае ток протекает-через сопротивление R и транзистор Т6 и напряжение t / ynp мало и отрицательно. [7]

Схема транзисторного силового блока. [8]

В генераторах ШГИ-125-200М и ШГИ-40-440Б в блоках поджигающих импульсов применены последовательно соединенные транзисторы с шунтирующими ЯС-цепочками для устранения перенапряжений. В генераторах ШГИ-63-440 и ШГИ-20-440 / 3 использована схема с автоматическим управлением напряжением на двух последовательно соединенных транзисторах. [9]

Схемы однотактного динамического л шертора ( а, б и временные. [10]

В данном динамическом инверторе напряжение U определяется отношением сопротивлений транзистора 7 и последовательно соединенных транзисторов Т2 и Тя. [11]

Существенное влияние на работу схем 9 - 14, в которых применяется цепочка последовательно соединенных транзисторов, может оказать задержка в отключении транзистора из-за рассасывания неосновных носителей в базе. [12]

Ячейка четырехтактного регистра сдвига на динамических элементах. [13]

Во втором такте открываются транзисторы ТЗ, Т5 и составляется цепь разряда емкости С2 через последовательно соединенные транзисторы Т5, Т1, ТЗ. Так за четыре такта нули и единицы из точки а передаются в точку а. Схема имеет существенную особенность. Если открыты нижние транзисторы ( например, Т1 и ТЗ) во время второго такта, в это время закрыт верхний транзистор. Вследствие этого такие схемы занимают наименьшую площадь в сравнении со всеми схемами, рассмотренными выше. Другой особенностью таких схем является их высокая помехозащищенность. [14]

Пара Дарлингтона. [15]

Страницы: 1 2 3