Коммутирующий транзистор

Cтраница 1

Коммутирующие транзисторы Т5 - Т8 включены последовательно по переменному ( импульсному) току, чем: достигается увеличение мощности накачки. Подстройка величины тока накачки производится подбором резистора R8; цепочка R8 - C16 служит для коррекции формы импульса на нагрузке. Для уменьшения выброса тока обратной полярности установлены диоды Д2, ДЗ. [1]

Состояние коммутирующего транзистора при отпирании соответствует сначала пологой, а потом крутой области характеристик. [2]

Последовательный стабилизатор напряжения импульсного действия. [3]

Стабилизатор содержит коммутирующий транзистор Т1, трансформатор Тр с сердечником, имеющим характеристику намагничивания с прямоугольной петлей гистерезиса, стабилитрон ДЗ, являющийся эталоном напряжения, и транзистор Т2, усиливающий сигнал схемы управления. [4]

В, коммутирующий транзистор VT3 полностью откроется, и дальнейшее снижение выходного напряжения стабилизатора происходит линейно с входным. В срабатывает устройство защиты от глубокой разрядки, и стабилизатор отключается от аккумуляторной батареи. [5]

Рассчитать генератор с коммутирующим транзистором в цепи базы при следующих условиях: Тпр 1 мс, Гобр 300 мкс, е 1 %, 6 / ВЫ1т 20 В, бпр 3 % в диапазоне температур 50 С. [6]

У, который управляет коммутирующими транзисторами, подсоединенными к разрядным усилителям считывания-записи. [7]

Нереверсивная схема с двумя коммутирующими транзисторами, шунтированными обратными диодами ( рис. 1 - 2, б), обеспечивает двусторонний обмен энергией между приемником и источником питания. [8]

Чтобы снизить потери мощности на коммутирующих транзисторах, необходимо рассчитать схему так, чтобы эти транзисторы коммутировали напряжение с возможно большей крутизной фронтов импульсов тока, а также не находились одновременно в открытом состоянии. [9]

Упрощение конструкции трансформатора достигается в устройстве [73], где коммутирующий транзистор VT3 шунтирует выпрямитель выходного напряжения, а между последним и LC-фильтром включен дополнительный диод. [10]

Схема триггера Я-5-типа с коммутирующими транзисторами ( а и ее обозначение ( б. [11]

При этом во время действия импульса ( 71) коммутирующие транзисторы будут заперты, поскольку на их эмиттеры подан высокий логический уровень. После окончания тактирующего импульса включается транзистор Т ( на его базе высокий уровень), а Т3 остается в запертом состоянии. [12]

В зависимости от исходного состояния основного триггера один из коммутирующих транзисторов ( Т3 или Гз) всегда включен, а второй выключен. Так, например, если основной триггер находится в состоянии 0 ( высокий уровень на выходе транзистора Г2), то транзистор Т3 включен, а Тз - выключен, так как их базы находятся соответственно под высоким и низким потенциалами. Поскольку транзистор Т3 выключен, то транзисторы 7 и Ть будут включены, а транзисторы Г4 и ГБ выключены, и следовательно, на выходе триггера Q будет низкий, а на выходе Q - высокий логические уровни соответственно. [13]

Во втором режиме работы момент начала закрывания транзистора определяется состоянием коммутирующего транзистора VT, управляемого от компаратора А, что позволяет осуществлять компенсационное регулирование выходного напряжения с гальванической развязкой от входного. Возможно также совмещение указанных режимов. Схема позволяет организовать гарантированную паузу в выходном напряжении ( выбором Т0), что исключает сквозные токи через мощные транзисторы в переходных режимах. [14]

Однако при этом уменьшается скорость заряда выходной паразитной емкости при запирании коммутирующих транзисторов и растет время задержки включения следующего элемента. [15]

Страницы: 1 2 3