Триггер - запрос
Cтраница 2
Управление памятью осуществляет блок БУП, который состоит из узла анализа занятости ( УАЗ) модулей и узла очереди. Обращение к данному модулю возможно только в случае, если соответствующий ему триггер находится в нуле. В противном случае триггер запроса ТЗ устанавливается в 1 и по каждому СИ запрос повторяется. [16]
 |
Упрощенная функциональная схема комплексированной системы на основе МПВУ. [17] |
Система ввода данных от РСБН и датчиков воздушных сигналов построена на основе приоритетных прерываний. После окончания очередного цикла измерений возбуждается триггер запроса прерываний Тг1, выход которого подключен к входу схемы приоритетных прерываний с высшим приоритетом. Эта схема посылает в ЦП сигнал запроса прерываний, по которому происходит останов основной программы или подпрограммы обработки данных от измерителя воздушной скорости и курсовой системы. ЦП вырабатывает сигнал разрешения прерываний. По этому сигналу в схеме управления, выполняющей функции системного контроллера, с учетом адресов Ga и RGD формируются строб-импульсы, переводящие трех-стабильные схемы буферных регистров RGa и RGD из состояния высокого импеданса в рабочее состояние. В результате этого измеренные значения азимута и дальности передаются на шину данных МПВУ. [18]
Когда на линию AlD подается сигнал низкого уровня ( логический О), устройство 74S412 находится в режиме чтения. В этом режиме данные загружаются в фиксаторы данных, когда входной стробирующий сигнал ( STB) принимает значение высокого уровня ( логическая 1), и сохраняются в фиксаторах до тех пор, пока строб-импульс ( STB) имеет низкий уровень. Выбор устройства таким способом приводит к сбросу триггера запроса от устройства. В этом случае конфликтной ситуации обычно не возникает, так как в большинстве процессоров вводы прерывания блокируются на время обслуживания прерывания. [19]
При MD 0 ( режим входного порта) состояние выходного буфера определяется сигналом DS ( Device Select), a WRSTB. Схема реализует входной порт МС. При этом входы DS1, DS2 используются для выбора устройства со стороны ЦП, а вход STB-для фиксации данных в режиме входного порта и подтверждения считывания в режиме Рис - злз - Временные диаграммы работы выходного порта со стороны ПУ. В состав микросхемы включен триггер запроса обслуживания SR ( Service Request), отражающий состояние МБР. Выход запроса INT выполнен по схеме с открытым коллектором. [20]
Если прерывание для адресуемого ВУ установлено в подканале и канале, то адрес ВУ, находящийся в буфере прерывания канала, адрес ВУ в подканале и адрес ВУ, заданный в команде, совпадают. ОВВ находится в подканале и микропрограмма переходит к запоминанию полного ССК. Из подканала считываются ключ защиты программы, счетчик байт, адрес следующего КСК, байт состояния ВУ, байт состояния канала и записываются в соответствующие поля ССК в ОП. Далее подканал освобождается ( стирается область кода операции в УСУО и байт состояния канала в УСУ4), аннулируется запрос на прерывание в канале ( стирается содержимое ячеек буфера прерывания), сбрасывается триггер запроса на прерывание мультиплексного канала в регистре БР процессора. Устанавливается КУ1, и микропрограмма переходит к выборке команды процессора. [21]
Страницы: 1 2