Cтраница 1
Триггер знака Тг1 управляет работой схем И. [1]
Триггер знака ДТан устанавливается в положение кода 0 для импульсов, поступающих на вход сложения, и в положение кода 1 для импульсов на входе вычитания. Например, если в начальном положении пересчетная схема находится в положении кода 0 ( триггер ДТ о выдает импульсы), то при подаче одного импульса на шину вычитания, он через открытый вентиль В2 установит триггер ДТан т & ДТг в положение 1, а триггер ДТ о через вентиль В 2 будет погашен. [2]
![]() |
Структурная схема АУ вычислительной машины. [3] |
Триггеры знаков ТЗПА, ТЗПВ и ГЗНС связаны с устройством управления УУ, и их состояния, как это будет показано ниже, используются для выработки соответствующих команд. [4]
При этом триггеры знаков ТЗПА и ГЗНВ регистров А и В и триггеры Тъо1 - - ТъоЗ находятся в состоянии 0, и срабатывает схема И2, с выхода которой через схему ИЛИ1 и вентиль В1 при наличии импульса Операция от РИ поступит в МПД сигнал Сложение. [5]
После опрокидывания триггера знака числа в рабочее состояние на вход Е усилителя поступает сигнал L. Падение напряжения на резисторе R2, обусловленное током цепи делителя напряжения из резисторов R1 и R2, создает отрицательный потенциал базы по отношению к эмиттеру. Аналогично описанию работы инвертора ток источника смещения, протекающий по цепи: 12 В, R2, база-эмиттер открытого транзистора, О В - будет значительно меньше встречного тока базы, протекающего по цепи: О В, эмиттер-база открытого транзистора Т1, - 12В и внутреннее сопротивление источника сигналов. [6]
Импульс запуска устанавливает триггер знака Тг1 в такое состояние, что на вход блока сравнения БСр через переключатель П поступает сумма преобразуемого Ux и опорного U0 напряжений. Ключ К1 на суммирующем входе реверсивного счетчика РСч отпирается, а ключ / С2 запирается. Одновременно импульс запуска через схему ИЛИ поступает на вход схемы задержки СЗ, обеспечивающей задержку импульса на время срабатывания переключателя Я. [7]
Знак вводится в специальный триггер знака Трзн, который управляет работой сумматора. Одновременно производится считывание из блока настройки ( по команде из БК) значения коэффициента интегрирования Kzi, который вводится в регистр множимого в виде последовательного двоичного кода. [8]
![]() |
Комбинационный сумматор с тремя входами. [9] |
Знак числа поступает на триггер знака и запоминается до конца числа; при знаке 0 ( число положительное) на выходе формируется прямой ход, при знаке 1 ( число отрицательное) - обратный. [10]
Имеющийся в схеме счетчика триггер знака включает счетчик на вычитание. При уменьшении числа, записанного в счетчике, до нуля триггер знака срабатывает и переключает счетчик на сложение. [11]
Ргв, записываются в специальные триггеры знаков Тш. Суммирование значений знаковых разрядов проводится в двухразрядном сумматоре знаков; СМ3 и СМ-Н. [12]
Знаки слагаемых хранятся в триггерах знаков ТгЗн. Схема СОЛО применяется для сравнения и выравнивания порядков слагаемых. Сумматор См, его входные регистры РгА и РгВ и выходной регистр РгСм используются при сложении ( вычитании) мантисс, а также при передаче мантисс со сдвигом в процедурах выравнивания порядков и нормализации результата. [13]
![]() |
Схема для преобразования числа в обратный код.| Схема преобразователя в дополнительный код.| Схема преобразователя в дополнительный код с управлением от динамического триггера. [14] |
Если знак числа положительный ( триггер знака Гзн в нулевом состоянии), то схемы Hi высоким потенциалом с выхода Т триггера T3S будут открыты для передачи информации с единичных выходов Т триггеров регистра; при подаче сигнала опроса содержимое регистра передается на выход преобразователя в прямом коде. [15]